如何使用两个DCM的问题

y456321

我现在用的软件版本是ISE14.1，器件是Spartan3系列的。我有两个问题想请教一下大家：
1.我之前用的是ISE13.1，把两个DCM串联起来，布局布线时可以通过，现在换成14.1之后，串联的DCM在布局布线是总是出错，网上有人说不支持DCM串联了，是不是有这事啊？
2.现在我把两个DCM并联起来，使用时先把外部时钟通过IBUFG，下面如果直接连到两个DCM的话，还是会出错，出错原因是IBUFG的输出有multiple drivers的，后来按照网上的说法把dcm.v文件里的IBUFG注释掉，这样有通过布局布线了，不知道这样做有没有问题啊？

haitaox

1.dcm可以并联
2.手动去掉dcm.v中的ibufg，可以，而且很多人都是这么干

iidestiny

对应的器件手册上有详细说明DCM 用法，串联应该是最基本的应用吧。

第二个应该没有问题，ibufg 就是接入的时钟驱动。

eaglelsb

输入PIN脚是GCLK吗？如果不是全局时钟引脚，使用IBUFG会报错，是不是这个原因导致的？

zrzf23

yuanjundai

lou zhu hao ren yi sheng ping an

y456321

回复 2# haitaox 你帮我看看这样写法对吗？
module DCM_test(
input clk_25m_external,
output clk_100m,
output clk_125m
    );

wire rst_n1,rst_n2;

IBUFG IBUFG_inst(.O(clk_25m), .I(clk_25m_external));

dcm_100m dcm_100m_ (
    .CLKIN_IN(clk_25m),
    .RST_IN(1'b0),
    .CLKFX_OUT(clk_100m),
    .CLKIN_IBUFG_OUT(),
    .CLK0_OUT(),
    .LOCKED_OUT(rst_n1)
    );
dcm_125m dcm_125m_ (
    .CLKIN_IN(clk_25m),
    .RST_IN(1'b0),
    .CLKFX_OUT(clk_125m),
    .CLKIN_IBUFG_OUT(),
    .CLK0_OUT(),
    .LOCKED_OUT(rst_n2)
    );
endmodule  

在dcm.v内部已经把IBUFG语句注释掉了，clk_25m_external接的是GCLK引脚，但是Place&Route的时候还是报错，
ERRORlace:1012 - A clock IOB / DCM component pair have been found that are not placed at an optimal clock IOB / DCM
   site pair.  The clock component <dcm_100m_/DCM_SP_INST> is placed at site <DCM_X1Y1>.  The clock IO/DCM site can be
   paired if they are placed/locked in the same quadrant.  The IO component <clk_25m_external> is placed at site <9>.
   This will not allow the use of the fast path between the IO and the Clock buffer. If this sub optimal condition is
   acceptable for this design, you may use the CLOCK_DEDICATED_ROUTE constraint in the .ucf file to demote this message
   to a WARNING and allow your design to continue. However, the use of this override is highly discouraged as it may
   lead to very poor timing results. It is recommended that this error condition be corrected in the design. A list of
   all the COMP.PINs used in this clock placement rule is listed below. These examples can be used directly in the .ucf
   file to override this clock rule.
   < NET "clk_25m_external" CLOCK_DEDICATED_ROUTE = FALSE; >
   < PIN "dcm_100m_/DCM_SP_INST.CLKIN" CLOCK_DEDICATED_ROUTE = FALSE; >

让我加上这两天约束语句之后就可以了是哪里写的不对吗，难道并联时必须加这两条语句么？有没有解决办法呢？

综合后的technology视图如下：

haitaox

你好，你用的是spartan3的哪个系列，小的片子只有两个dcm，而且是在上下两边的，因此上边的gclk不能布线到下面的dcm，同理，下面的gclk也不能布线到上面的dcm