verilog端口声明可不可以这样写？

智乐 · 发表于 2014-7-9 11:25:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Verilog的端口声明，下面的语法是否正确？端口DFT_sdo连接的线并非DFT_sdo，而是n_28，然后就这样声明
module case_1 (
scn_obs_force,
.DFT_sdo(n_28),
DFT_sen,
DFT_sdi,
nRst,
clk_20M);
output [11:0] scn_obs_force;
output n_28;
input DFT_sen;
input DFT_sdi;
input nRst;
input clk_20M;

智乐 · 发表于 2014-7-9 14:26:50

顶一下，求解求解~~~

lxt1020 · 发表于 2014-7-9 15:19:36

楼主可以试一下

a304120 · 发表于 2014-7-11 19:17:06

干嘛要这样写呢？

小钻风同学 · 发表于 2014-7-11 21:51:18

你这就是两种端口声明方法混用了呗，还真没试过...你干嘛要这么写呢，不是好习惯啊再有要是像你说的这种同名的不对应，最好是都写成.xx(xx)的形式，比较清晰

haitaox · 发表于 2014-7-11 22:28:09

.DFT_sdo(n_28),

这一句不理解

账号		自动登录	找回密码
密码			注册

[求助] verilog端口声明可不可以这样写？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1