在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3115|回复: 8

[讨论] 有没有好的算法使用FPGA计算除法。

[复制链接]
发表于 2012-11-12 23:18:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求FPGA实现除法。
发表于 2012-11-13 09:02:57 | 显示全部楼层
Quartus II里面有浮点数运算核,有求除法的,按照IEE754标准的
发表于 2012-11-13 16:30:36 | 显示全部楼层
楼主说的清楚点,quartus里面有浮点除法和定点除法,加入要想自己写的除法效率不一定高,可以找到很多例子的
发表于 2012-11-13 22:42:11 | 显示全部楼层
用哪家的FPGA?
发表于 2013-6-17 17:20:25 | 显示全部楼层
除法使用SRT算法实现。设计的时候功底要求比较高哦,很多问题需要考虑的。不然写出来性能不高!quartus里面有浮点除法并不完整,并且使用的很简单的算法,周期比较长
发表于 2013-6-17 17:24:28 | 显示全部楼层
是的,数除以Y =(2^ x的)是很容易做到右移,浮点使用Xilinx内核,
发表于 2013-6-29 22:38:27 | 显示全部楼层
现在都是偷懒,用工具生成除法器。
不过,延时是个大问题。
上次做个32除16的要跑到200MHz,足足pipe了32级。
发表于 2013-6-30 09:50:41 | 显示全部楼层
如果是定点的除法,可以用移位减的方式实现,pipe级数和除法要达到的精度有关
发表于 2014-7-12 17:36:28 | 显示全部楼层
除以常數 -> 改用乘法做
除以變數 -> Synopsys designware library 應該有各類型的.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:48 , Processed in 0.020411 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表