xilinx V6板子输出信号过冲是什么原因

chenfengrugao · 发表于 2014-6-18 12:44:02

您需要登录才可以下载或查看，没有账号？注册

x

在FPGA中输出的信号出现低于Ground和高于VCC的抖动，而且输出信号频率越高抖动越大，当输出50MHz的信号时，波形就变成相当差。并且Ground和Power也受到不小的影响。如何消除这种干扰，输出干净的波形？

eaglelsb · 发表于 2014-6-18 15:58:00

DCI设了没？最后一级输出是不是寄存器输出，且锁定在IOB上？

lhlhualin · 发表于 2014-6-18 22:51:28

反射导致的吧串个电阻和电容

chenfengrugao · 发表于 2014-6-19 08:32:46

回复 2# eaglelsb

最后一级是寄存器输出，综合时自动插了IO Buffer。 DCI是什么？IOB又是什么意思？

polozpt · 发表于 2014-6-20 17:25:00

回复 1# chenfengrugao

肯定是硬件问题，如果输入的信号正常，不可能出现怎样的问题

haitaox · 发表于 2014-6-20 22:58:43

输出电流过大了，可以减小输出电流的驱动强度，或者在传输线上加电阻

[求助] xilinx V6板子输出信号过冲是什么原因