在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
在quartus上看设计的最高时钟频率 edelajiang 2009-9-18 711667 quincyq2003 2014-5-7 12:44
[求助] verilog中的task使用DC可综合吗 ziseouranle 2014-5-6 56687 bu2zhouzhu 2014-5-7 10:51
[求助] 关于altera的fpga选型问题,请教 novemer 2014-5-6 12090 yadog 2014-5-7 08:43
[原创] Quartus 软件中的Shift Register(RAM_based)仿真总不正确 fengzhikuaikuai 2014-5-5 47385 fengzhikuaikuai 2014-5-7 08:23
[求助] quartus 调试ddr2的一个奇怪的问题 liily 2014-1-22 33078 849886241 2014-5-7 07:56
[求助] 关于fpga测占空比的问题 879973578 2014-5-7 03089 879973578 2014-5-7 00:23
[求助] 求一个32位乘法器的门级网表(Verilog) - [悬赏 50 信元资产] tzz_hit 2014-5-5 54236 MapleKing1990 2014-5-6 23:10
[原创] Virtex 7和Stratix 5性能有哪些差异呢? weihaitianxin 2014-5-6 01773 weihaitianxin 2014-5-6 20:44
一个进程中能不能有两个wait语句? 7867 2003-9-2 64444 奋斗的IC工程师 2014-5-6 17:41
请帮我看一看下面的并转串程序,编译不过 7867 2003-9-2 44906 奋斗的IC工程师 2014-5-6 17:39
[求助] 关于DC综合之后的仿真问题 libaoshen888 2014-5-5 34392 orlye 2014-5-6 13:47
[求助] 关于NIOS II定义IP中的中断??? ljpwed 2014-5-6 03715 ljpwed 2014-5-6 12:35
[求助] ALTERA IP FFT的物理意义 djqlyy 2014-5-5 32409 加油99 2014-5-6 11:11
[求助] quartues编译出错,求达者解惑 - [悬赏 50 信元资产] fzu_physics 2014-5-6 12449 yadog 2014-5-6 10:45
[求助] verilog 如何檢測時鐘信號消失 zman 2014-5-5 23883 yadog 2014-5-6 10:40
[求助] 求Quartus 12.0 的时钟约束方式? keyway 2012-10-19 45057 quincyq2003 2014-5-5 21:19
[求助] 110nm工艺100MHz时钟,36比特加法器的设计、综合 orlye 2013-4-18 73434 buzengzeng 2014-5-5 14:45
[求助] 求助,关于电脑串口数据传输问题 liliwa 2014-4-26 43401 liliwa 2014-5-5 14:19
[求助] modelsim仿真rom时的时序问题 chenyjwbl 2014-5-4 33089 chunr 2014-5-5 13:12
[求助] 求DSP的TMS320C54x最小系统的设计,包括原理图(SCH)、pcb jiliao7456 2014-5-4 12930 rickleaf 2014-5-5 12:45
[求助] 上海复旦微电子集团股份有限公司 怎么样  ...23 xiaohonging 2012-8-18 2116427 fenglinping 2014-5-5 12:15
N奇数分频思路总结 donjiang2008 2009-1-5 94098 sunjianhui 2014-5-5 11:15
[求助] 将FPGA接入以太网?  ...23 qiudanyi1 2014-3-13 208140 yuhenmang 2014-5-5 10:24
[求助] 有没有大神能帮忙做一个FPGA设计 keyfanbiao 2014-3-25 72895 dotafengvs 2014-5-5 10:09
初学FPGA 选XINLINX还是ALTERA?给个意见  ...2345 jindong_log 2006-11-11 4917037 笑陵韵 2014-5-4 19:48
[原创] 请问xilinx和altera的主要区别 georgelzh 2013-7-4 911477 笑陵韵 2014-5-4 19:41
[求助] xilinx的pll问题,看看这个问题怎么解决 574920045 2014-4-26 76148 emicleung 2014-5-4 16:54
[原创] 请问,如何保存FPGA的输出数据流  ...2 atlandis 2014-3-10 155716 atlandis 2014-5-4 16:11
[原创] 请教下面的语句,一般如何用fpga实现  ...2 atlandis 2014-4-23 134385 atlandis 2014-5-4 16:10
[原创] 芯片电源和地的问题 梦想的东南 2014-5-4 12194 iwantto 2014-5-4 15:05
[原创] 特权同学倾情奉献9G海量FPGA学习资料 rousong1989 2014-2-14 22844 520810 2014-5-4 13:47
[求助] 求问:MODELSIM编译错误。 hetianyu2012 2012-1-5 54254 核桃树 2014-5-4 11:35
[求助] 菜鸟求助:为什么不能生成.sdo文件 yeyuren 2014-5-4 02442 yeyuren 2014-5-4 11:00
[求助] 可参数化宏功能模块和LPM函数的区别? chenyjwbl 2014-5-4 01789 chenyjwbl 2014-5-4 10:26
[求助] Verilog编写冒泡排序法。请各位高手帮忙 king2716 2012-10-31 38631 xushuai_hit53 2014-5-4 08:18
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-25 07:22 , Processed in 0.070073 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块