110nm工艺100MHz时钟，36比特加法器的设计、综合

orlye · 发表于 2013-4-18 16:07:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 orlye 于 2013-4-18 18:16 编辑

自己搞定了。还是有地方设得不对。应该跑到200MHz都没问题的。谢谢关注。

一个36比特的加法器模块，纯组合电路，是直接assign o=a+b这么写的。
现在发现，跑110nm工艺100MHz的综合时序过不了，怎么都差了1.15ns左右。
综合用的compile_ultra，已经加了-timing选项。

想请教的是：
1)RTL这样直接assign让dc去优化的风格妥当吗？还是有什么别的更好的风格？比如直接调用库里的元件之类的
2)compile_ultra是不是已经会自动调用design_ware库，对加法器作最优化了？还有什么可以进一步优化的设置吗？
3)如果1个cycle无论如何都不可能完成的话，想请教一下大家的经验吧，100MHz时钟大概加法器最多做多少位宽？

xuy731 · 发表于 2013-4-18 16:40:53

能看出综合后的加法电路类型是串行相加还是超前进位么？

orlye · 发表于 2013-4-18 18:17:57

回复 2# xuy731

自己搞定了。还是设置上有不对的地方。
本来综合出的是串行的，所以不行。现在能综合出超前进位的了。
谢谢。

djsly4321 · 发表于 2014-4-28 14:26:37

回复 3# orlye
通过什么设置可以修改综合的类型啊？

orlye · 发表于 2014-4-28 22:18:06

回复 4# djsly4321

根据时序的松紧，dc会自动选择的

djsly4321 · 发表于 2014-4-29 16:23:39

回复 5# orlye

嗯。一般DC综合的效果与自己用verilog写的再去综合性能等方面区别大不？

buzengzeng · 发表于 2014-5-5 14:43:20

学习下，THX!

buzengzeng · 发表于 2014-5-5 14:45:55

不好意思，发错了！

账号		自动登录	找回密码
密码			注册

[求助] 110nm工艺100MHz时钟，36比特加法器的设计、综合

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2