在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5747|回复: 5

[求助] verilog中的task使用DC可综合吗

[复制链接]
发表于 2014-5-6 17:07:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟以前写代码的时候经常用task,用ISE自带编译器可综合并且可以很好的实现,但是现在要ASIC化,需要使用DC进行综合,但是看到资料上说有些综合软件不支持task的综合,请问哪位大侠对这个有所了解呢?拜托了
发表于 2014-5-6 18:39:21 | 显示全部楼层
task不行,function可以。
 楼主| 发表于 2014-5-6 21:43:37 | 显示全部楼层
回复 2# zw84611


    不是吧?我怎么看资料上写的是函数一般不可以,任务有综合工具可以,有的不可以啊,我在ISE里用任务都可以实际上FPGA工作的
发表于 2014-5-7 08:56:24 | 显示全部楼层
如果做ASIC,还是建议不用函数和任务
 楼主| 发表于 2014-5-7 10:03:39 | 显示全部楼层
回复 4# Betray003


   现在程序已经写完了,而且比较大,改把任务都改掉的话会比较麻烦,有什么办法可以实际验证一下,然后确定一定Task到底可不可以综合呢?如果不可以综合,DC会提示错误吗?
发表于 2014-5-7 10:51:23 | 显示全部楼层
我只知道仿真经常用task。用来下载到FPGA里的代码我没用过task
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:32 , Processed in 0.022638 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表