在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3284|回复: 3

[求助] 关于DC综合之后的仿真问题

[复制链接]
发表于 2014-5-5 17:19:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有几个IC设计流程的疑问请教一下各位大侠:(1)在进行IC设计的时候,前仿跟工艺库无关吧,只是用来进行功能的验证仿真,软件仿真正确后,再进行FPGA的验证。但是FPGA本身的制造工艺与要设计的芯片毕竟不同,因此,FPGA验证的主要目的何在?在FPGA之后(DC之前),还需要做哪些仿真验证呢?
(2)DC的时候是根据工艺库进行综合,综合之后还需不需要进行一下仿真,需要的话,是利用什么工具?还是直接就布局布线,然后后仿?
谢谢各位指点!
发表于 2014-5-5 20:08:54 | 显示全部楼层
1.FPGA实现的是原型验证,也就是说在芯片出来之前就将其应用到你的芯片应用环境中,主要验证功能。当然如果芯片很简单,原型验证也可以避免。
2.dc之后没有必要进行功能验证,只要你保证综合之前的RTL验证已经OK,在综合以后只要进行形式验证就可以了,使formality工具。
3.PR之后的设计需要进行形式验证,也需要进行时序验证。工具可以使用VCS进行功能时序验证,使用PT单纯进行时序检查。
发表于 2014-5-6 11:39:56 | 显示全部楼层
不一定吧,PR之后,工艺的具体时延等等参数都有了,这个时候的仿真才更接近真实芯片的运行情况。
发表于 2014-5-6 13:47:55 | 显示全部楼层
(1)毕竟仿真能施加的激励都是人写的,是芯片实际环境的建模、缩影,所以跟实际芯片环境可能会有一定差距。上FPGA调试的话,就可以真正在实际环境中验证芯片功能了。
(2)从综合开始,有各种工具来检验、保证后续步骤生成的东西,和你的RTL在功能上是等价的。如果从综合开始的步骤走得足够规范、工具用得足够到位的话,综合以后就不用再进行功能验证。简言之,RTL阶段努力下功夫保证功能正确,从综合开始,努力下功夫让工具确保生成的东西和你的RTL功能等价,那么生成的东西功能也肯定是正确的,不用再进行功能仿真。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 19:56 , Processed in 0.024123 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表