在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3093|回复: 2

[求助] verilog 如何檢測時鐘信號消失

[复制链接]
发表于 2014-5-5 20:34:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請問verilog 如何檢測時鐘信號消失

目的: 自動檢測外部時鐘信號有無,並自動切換不同模式
現況: 現偵測10個 ex_clock做計數, count=10, 切入模式A
問題: 當ex_clock消失如何自動退出模式A

always@(posedge ex_clcok)
begin
     if(~reset)
         count<=8'd0;
         mode_A_en<=1'b0;
     else
     bigin
         if(count==8'd10)
         begin
            count<=8'd10;
            mode_A_en<=1'b1; //切換模式A
         end
         else
            count<=count+8'd1;

end
发表于 2014-5-5 22:53:52 | 显示全部楼层
有个思路:
1. 如果是FPGA的话,可以用FPGA搭一个free running的clock,然后用这个clock来采样输入的ex_clock,把它当作数据来处理。
2. 另外一个思路是或许可以接一个PLL。如果没有lock输出,那么表示ex_clock丢失了。不过clock丢失了,退出A模式后如何操作就是个问题了。
发表于 2014-5-6 10:40:04 | 显示全部楼层



lz的这种方式不太推荐,因为严格来说,这种信号不是标准的时钟,使用这种建模方式不妥。
   acgoal的思路1  ok,lz可以用这种方式去实现,简单也可靠
              思路2适用性比较有限一些,因为DCM/PLL输入频率范围受限

供参考!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 20:26 , Processed in 0.021984 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表