fpga 的clock wizard 输入时钟为什么是66M

atlandis · 发表于 2014-4-16 15:32:43

您需要登录才可以下载或查看，没有账号？注册

x

请教fpga 的clock wizard 输入时钟为什么是66M？片上晶振66M的么？捕获.PNG

acgoal · 发表于 2014-4-17 07:28:40

这是默认值，可以根据你实际用的来修改啊。

atlandis · 发表于 2014-4-17 15:41:38

回复 2# acgoal

可以改？如果是外部晶振的固定频率，就不能改了吧？

atlandis · 发表于 2014-4-17 15:50:16

回复 2# acgoal

virtex6

Clocking
- 200 MHz Oscillator (Differential)
- 66 MHz Socketed Oscillator (Single-Ended)
- SMA Connectors for external clock (Differential)
- GTX Reference Clock port with 2 SMA connectors

这个是我没有说清楚，这个PLL IP是用于生成电路所需的全部时钟，它的input clk 需要是 66MHz 外部的晶振频率吧

atlandis · 发表于 2014-4-17 15:54:54

回复 2# acgoal

问题是：
在ucf里面为何没有指定晶振pin的location，而是定义了频率66M？

NET "i_clk" TNM_NET = "i_clk";
TIMESPEC TS_i_clk = PERIOD "i_clk" 15.151 ns HIGH 50 %;

acgoal · 发表于 2014-4-17 22:02:43

应该有location的，仔细找一下，如果没有，那要对比一下参考设计的工程或者文档了

ja5623 · 发表于 2014-5-2 01:28:58

学习学习

[原创] fpga 的clock wizard 输入时钟为什么是66M