|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
我使用AX88180设计一个千兆网络,主机使用FPGA对AX88180进行配置,发现在40M频率下能够正确配置,将时钟频率提高到100M后,对寄存器的读写就不正常了,我的读写代码如下:
写代码
if rising_edge(clk) then
if clkcnt=0 then
csn <= '0'; //chip select
wen <= '0'; //write enable
HA <= "xxxxxxx"; //address
HD <= "XXXXXXX"; //data
elsif clkcnt=4 then
wen <= '1';
读代码
if rising_edge(clk) then
if clkcnt=0 then
csn <= '0'; //chip select
ren <= '0'; //read enable
HA <= "xxxxxxx";
HD <= X"ZZZZZZZZ";
elsif clkcnt=4 then
if HD =X"XXXXXXXX" then
;
elsif clkcnt=5 then
ren <= '1';
希望使用过的老大能够多给点建议。多谢
[ 本帖最后由 wyn631281 于 2008-8-20 21:09 编辑 ] |
|