数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 478 479 480 481482483 484 485 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] maxplus综合一个verilog文件时候警告问题	flowerrain 2014-3-3	22082	flowerrain 2014-3-4 15:27
[原创] 国密关于二元扩阈点乘算法怎么实现（verilog）	weiminxiongqi 2014-3-4	01534	weiminxiongqi 2014-3-4 14:36
[求助] 处理变化数据速率的问题	qiudanyi1 2014-2-28	92354	buley 2014-3-3 22:50
求助，MAXPLUS2 　 byteblaster下载问题？	xtldnqtd 2006-12-4	33394	yreyra 2014-3-3 18:57
[解决] SDK编译BSD出错？	thostones 2014-2-27	22664	thostones 2014-3-3 17:00
[求助] 在XILINX中想把Multi-function pins 当做 user I/O时是否需要进行设置。	yuhaijian0112 2014-3-3	01653	yuhaijian0112 2014-3-3 15:33
[求助] 求助~~~~！设计中同时有时钟和它的反向时钟，ise中需要什么设置么？	草明 2014-3-1	73826	wgej1987 2014-3-3 11:29
[讨论] Verilog直接用除号“/”的讨论	fkl523 2014-3-1	917544	wgej1987 2014-3-3 11:01
这个软件哪里下载	从此不再想你 2014-2-28	21698	wumengnan 2014-3-3 10:32
[求助] 关于将内部时钟引出的问题	sonson2008 2014-1-26	82935	lovencm 2014-3-2 15:14
[讨论] 常见问题新讨论：串行接收去毛刺的处理	arccosx 2014-3-2	02675	arccosx 2014-3-2 00:17
[求助] Quartus中DSP分配出现下面这些状况？是不是不够用了？	icebrian 2014-3-1	01997	icebrian 2014-3-1 18:56
[求助] 关于music算法的FPGA代码	benred 2014-3-1	01765	benred 2014-3-1 14:34
[求助] 自适应滤波器如何转化为脉动阵结构	Herrywl 2014-2-28	01768	Herrywl 2014-2-28 20:23
[原创] 查表应用中提高DIMM效率的办法	lucien_1986 2012-3-7	86378	icqw1983 2014-2-28 18:17
[求助] 请问各位大侠，在xilinx的FPGA中是否能把VREF脚当普通I/O用	yuhaijian0112 2014-2-28	12520	yuhaijian0112 2014-2-28 15:56
[求助] 求大神解答温度计码转二进制码出错	whl_nk 2014-2-28	15048	cgaa1 2014-2-28 15:06
[求助] Analysis & Elaboration什么意思啊	xiaota 2014-2-27	23404	HADIST 2014-2-28 14:48
[原创] gvim怎么开启自动补全啊？	gerry1812 2014-2-28	12271	buley 2014-2-28 12:56
[讨论] 一个计数器的问题	zhuyi1234567899 2014-2-25	63695	arccosx 2014-2-28 00:07
[求助] FPGA内部IP核产生时钟同时用于输出和内部时序逻辑驱动的问题求助	prototyping 2014-2-16	33925	buley 2014-2-27 22:49
[求助] 请问，AHB mirror master是什么样子的master呢？	ID2007 2014-2-27	01857	ID2007 2014-2-27 22:12
[求助] FPGA LVDS 接口的问题。	15219900101 2014-2-26	22149	15219900101 2014-2-27 16:46
[讨论] 讨论一个代码问题，涉及前后端，验证 ...2	cihchenlin 2014-1-19	175328	leemon01 2014-2-27 12:59
[求助] 视频相关bt656问题	niloaixeuy 2014-2-26	24893	asic_service 2014-2-27 12:46
[求助] 双时钟（含组合逻辑输出时钟）的时钟约束	belamy 2014-2-25	52758	neufeifatonju 2014-2-27 12:44
[原创] FPGA 全局时钟问题！！！ORZ..........	shine_hh 2014-2-26	22565	neufeifatonju 2014-2-27 12:38
[求助] FPGA与SSRAM接口的时序约束请教	briank 2014-2-27	12551	buley 2014-2-27 12:29
[求助] 2个时钟域的时钟频率差距很大怎么把	小望怕水 2014-2-25	43224	小望怕水 2014-2-27 10:34
[求助] MV Tools201209运行mvdbgen，时而产生Segmentation Fault，不能顺利进行，怎么解决？	zhq415758192 2014-2-27	01300	zhq415758192 2014-2-27 09:40
[原创] 仿真求助	gerry1812 2014-2-26	11502	A1985 2014-2-27 08:45
[求助] 请教VHDL编译过程中的警告问题 ...2	yanqiang231 2013-7-4	106435	宋桓公 2014-2-26 17:33
[求助] 紧急！！Altera Stratix V device动态重配问题	wls501 2014-2-26	11211	wls501 2014-2-26 16:53
[求助] altera TimeQuest分析时序违例的路径	masure 2014-2-26	12151	hostmkmk 2014-2-26 10:05
[求助] 求一个Xilinx ISE Design Suite 14.3的下载地址 ...2 3	tastier 2012-11-13	2210938	ice-man 2014-2-26 09:45

1 ... 478 479 480 481482483 484 485 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31036|排名: 13

快速发帖

浏览过的版块

站长推荐 /2