在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3061|回复: 1

[求助] GTE2_COMMON 问题。

[复制链接]
发表于 2014-4-13 22:47:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的ISE 14.5的版本,做了7 series 收发器IP,可以仿真,QPLLLOCKOUT可以拉高。但是下载bit流到板子的时候,common 模块不能工作,通过QPLLLOCKOUT 锁定LED,一直是0。该信号一直没有拉高。通过chipscore,如果采样时钟是user_clock的话,会显示“waiting for the core to bearmed”  ,采用时钟是系统时钟的话,观察qplllockout信号,一直是0.。。。我不知道为什么。求高手们解答。。。
开发板是vc707-  PS:XC7V485T FF1761 -2;


ps:我对common模块的理解,就是给他参考时钟和复位,然后他就会输出两个时钟给gtx模块,还有qplllock 拉高表示,频率稳定。。里面的配置都是生产IP的时候默认的配置。我用的串行速率是10GBPS,参考时钟是250M。
 楼主| 发表于 2014-4-15 20:14:02 | 显示全部楼层
已经解决,是别人没有告诉我正确的参考时钟,CPLL对参考时钟要求不高,QPLL要求很高。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 21:23 , Processed in 0.025908 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表