设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog 与VHDL
返回列表 发新帖
查看: 1837|回复: 2

[求助] Verilog 与VHDL

[复制链接]
wmx182
发表于 2014-4-25 23:11:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Verilog 与VHDL那个容易学？望高手指点。
回复

举报

海东凤婷
发表于 2014-4-25 23:49:42 | 显示全部楼层
verilog  好学   只要有c语言的基础就好     vhdl要求门槛高
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wangz-1
发表于 2014-4-26 15:29:38 | 显示全部楼层
以前做C的，喜欢用VERILOG，但是建议新人学VHDL，语法严谨，自动识别语法错误，少走弯路。
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 02:41 , Processed in 0.015415 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表