在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3123|回复: 4

[讨论] 关于signaltap ii 的问题

[复制链接]
发表于 2010-6-17 10:53:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
signaltap ii 里面不能编辑输入信号对吧 通常在signal configuration中是对clock配置 但这样的话 从中分析输出信号又该怎么得到正确的结果呢?

另外signaltap ii  与其它的波形仿真又有什么区别呢?
发表于 2010-6-17 20:03:47 | 显示全部楼层
我问过FAE,ALTERAL内部的模拟逻分也是用定义的时钟去采样输入信号,然后将结果存在RAM中,通过软件把采样结果恢复成波形供用户查看
 楼主| 发表于 2010-6-18 08:52:33 | 显示全部楼层
嗯 是的 结果是放在RAM中 从编译使用的资源情况就可以看得出来 可是这样的话 我感觉还是有点迷惑 通常很多时候结果是由多个输入影响输出的 而仅对时钟采样分析 这样逻辑分析仪捕获到的结果怎么会是正确的呢?
假如程序中没有类似于时钟的采样信号 而是纯组合电路 这样的话又怎么实现呢?
2# mosou
头像被屏蔽
发表于 2010-6-20 01:01:34 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2014-4-29 16:01:58 | 显示全部楼层
这问题我也想问 可惜没人答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 21:22 , Processed in 0.034561 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表