在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2001|回复: 4

[求助] 请教如何将FPGA的输出引出来

[复制链接]
发表于 2014-4-4 11:04:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的开发板是Digilent的Virtex 5开发板,我在验证程序的时候将输出用LED灯来显示,现在我要将它引出来来驱动一个电路,那如何将这些输出引出来呢?板子似乎没有预留能够接输出的管脚吧? IMG_0002.JPG

自学FPGA做毕业设计,所以大家多指点,谢谢了!
发表于 2014-4-4 13:16:37 | 显示全部楼层
回复 1# tianshilei1992


   这个得去查你的开发板原理图了。有些引脚已经分配给固定外设了,一般应该会预留一些自由分配的引脚,看看下面那排是不是?
 楼主| 发表于 2014-4-5 16:31:22 | 显示全部楼层
回复 2# rvnistelrooy


   感谢您,那一排真的可以,但是现在有个问题就是,它输出的高低电平分别是3.2V和1.6V了……?
发表于 2014-4-6 13:25:15 | 显示全部楼层
查看一下工程里,管脚所分配的电平属性,可配置为TTL信号,具体还需要翻一翻电路图,确认所选测试pin是否支持你需要的电平
发表于 2014-4-7 19:12:31 | 显示全部楼层
板子很牛,我要升级。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 21:47 , Processed in 0.022489 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表