本人现在想用xilinx公司Spartan-3A/3AN 开发板上的DDR2 SDRAM,开发板的FPGA型号是XC3S700AN,用ISE 自带的MIG 工具生成了存储器接口控制器,但是它自己生成的约束文件中的管脚分配和开发板上的不一样,因此需要重新编写UCF文件,并用MIG的第三个选项“Verify UCF and Update Design and UCF来更新更改后的UCF文件,结果用“Verify UCF and Update Design and UCF”更新UCF时到了第三步后,提示错误“All the dqs signal(s)/pin(s) are missing. ”,可是那些"DQS"信号我是按照开发板自带文档的管脚分配写上去的,不可能错的,所以我不知道错在哪里!!求用过MIG的高手指点啊!!或者说说MIG生成的UCF文件怎么改写!!