数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31228|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 493 494 495 496497498 499 500 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] quartus ii 和modelsim-altera联合仿真的几个简单问题	大帅哥1989 2013-12-12	12093	zhangkangdouble 2013-12-26 11:38
[求助] ISE13.4的安装问题	tangxij000 2012-8-10	43324	LadyHolly 2013-12-26 10:28
[讨论] pcie访问时事务包的拆分	挂在天边的鱼 2013-12-23	53028	挂在天边的鱼 2013-12-26 09:22
[求助] 时钟恢复与时钟同步	574920045 2013-12-25	63502	574920045 2013-12-26 09:01
[求助] vcs的减号选项和加号选项	scutwengxinqian 2012-5-3	43468	Gary.wang 2013-12-25 19:02
[求助] 关于状态机中用到定时器来实现时序逻辑，是否可以在多个状态复用一个定时器？	prototyping 2013-12-24	62676	znn04006518 2013-12-25 16:33
做DDR控制器的有没有 ...2	littleyard 2006-8-16	176872	gjb649666926 2013-12-25 12:42
[原创] 请教verilog提取文件信息	atlandis 2013-12-25	11791	atlandis 2013-12-25 11:48
[求助] 综合后电路与前仿波形不一致的情况，请大家进来分析分析！ ...2	prototyping 2013-12-23	114838	prototyping 2013-12-25 09:51
[求助] 怎么感觉ISE Simulator比Modelsim好用呢 ...2	691564736 2013-5-25	185069	隔壁村的酱油 2013-12-24 22:31
[求助] 【求大神】由可以实现功能的vhdl改成verilog后不能运行了	suge168 2013-12-24	02011	suge168 2013-12-24 20:59
[解决] 循环路径的时序约束 ...2	flyingsheep 2013-3-27	147733	znn04006518 2013-12-24 17:02
[求助] xilinx FPGA的SD卡配置	lkk0226 2013-12-24	02309	lkk0226 2013-12-24 15:25
[求助] 存储器扩展实现	amabag 2013-12-24	01860	amabag 2013-12-24 10:22
[求助] block memory generator 怎么利用primitives实现存储器扩展的？	amabag 2013-12-24	01510	amabag 2013-12-24 10:17
[求助] 求助关于小波变换的图像压缩程序	徐小乐 2013-12-19	11768	amabag 2013-12-24 10:13
[求助] ise管脚约束问题	ylz24385 2013-12-21	63637	qinze111111 2013-12-24 10:07
[讨论] 请教xilinx DDR3 MIG 控制内核代码的问题	tianyakeliu6 2013-12-19	12745	haitaox 2013-12-24 09:09
[求助] altera dcfifo使用诡异现象	weizhiheng 2013-6-18	75045	weizhiheng 2013-12-24 07:26
请教有没有用过1T SRAM的 ...2	wf_viva 2009-12-4	165858	luoraoyu123 2013-12-23 20:04
[求助] Modelsim仿真遇到的错误	wuwovicky123 2013-7-22	52710	隔壁村的酱油 2013-12-23 17:16
[求助] 有关有限状态机独热码的问题	mariohi 2011-12-15	83346	隔壁村的酱油 2013-12-23 16:48
[求助] ALTERA以太网核怎么屏蔽广播数据	djqlyy 2013-12-18	12019	gzdy 2013-12-23 13:24
[求助] 时能信号要同步吗	liuyangqwin2 2013-12-18	83449	eaglelsb 2013-12-23 11:27
[讨论] verilog 如何实现获取系统时钟（非仿真）	why198729 2013-12-23	11969	立青 2013-12-23 11:17
[讨论] 有人在linux安装成功modelsim吗?	cxq1846 2011-1-3	72862	juyong3 2013-12-23 09:23
[求助] 求书<<集成电路设计cad eda工具实用教程>>	ningwei8027 2011-11-18	44193	火辣阎王 2013-12-22 23:12
[求助] 综合时clock gate扇出太大导致violation	hzdzkjly 2013-12-8	54000	liyanyu_1987 2013-12-22 21:47
[求助] 输入端口分别经过两个时钟域，应该如何进行DC约束呢	FRANKLON 2013-12-18	42764	chenfengrugao 2013-12-21 20:53
[求助] verilog编的单精度浮点数矩阵（4*4）乘法器算法设计	xchedi 2013-12-21	01715	xchedi 2013-12-21 11:03
[求助] 弱弱的问个分频的问题	小小蜗牛 2013-12-21	11739	woaichengdian 2013-12-21 10:21
请教DCM倍频的问题？谢谢！	lizhenxing007 2009-3-16	910008	hokage2011 2013-12-20 23:52
[求助] 有关xilinxDCM的困惑？	caiying1909 2011-5-7	12239	hokage2011 2013-12-20 23:46
[讨论] Virtex5 的 fx 系列 xc5vfx100t 这种 cpu 的核心电源 vccint 的对地阻抗	niubinan 2013-10-1	33632	Timme 2013-12-20 22:39
[求助] 新手求助	libing2734001 2013-12-19	42751	wyb309682022 2013-12-20 21:57

1 ... 493 494 495 496497498 499 500 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31228|排名: 9

快速发帖

浏览过的版块

站长推荐 /2