在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1167|回复: 1

[求助] 关于时序分析中pcb data delay测算问题【求助贴】~~~~~~~~~~

[复制链接]
发表于 2014-1-19 20:52:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
板子是买来的DE2 115 时序分析中有一项是pcb max/min data delay,这个数据是根据SDRAM与FPGA之间的连线长度得到的
我的问题是,自己做的板可以用Altium Designer测算出来,但是买来的板怎么得到这些线的长度啊?
发表于 2014-1-20 16:32:47 | 显示全部楼层
不附带板图?一般都有光盘,里面有的,没有的话就找他要。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-20 20:05 , Processed in 0.014840 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表