在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于xilinx FPGA Virtex6内RapidIO核的问题 kailaoban 2013-12-6 12985 zcs841017 2013-12-8 10:15
[原创] 出售几乎全新的FPGA开发板 Spartan-3e 成都。 mmzlv 2013-12-7 21936 mmzlv 2013-12-7 20:55
[求助] dc综合出SYNOPSYS_UNCONNECTED,怎么消除 zhanglinlin0514 2013-12-6 510444 zhanglinlin0514 2013-12-7 15:56
[求助] 新手求助,如何利用DC求电路最大时延的100条路径 simpleorange 2013-12-6 92305 simpleorange 2013-12-7 15:48
[求助] dc如何查看或生成网表里用到库里的哪些cell的报告 chenfengrugao 2013-11-26 51912 chenfengrugao 2013-12-7 11:24
[求助] DC综合出三态,不知道为什么 zhanglinlin0514 2013-12-5 52831 zhanglinlin0514 2013-12-7 10:30
PLL环路滤波器设计问题 zyz013920 2007-8-31 24055 laokai 2013-12-6 23:31
[讨论] 已分享哦 topcj 2013-12-6 11765 shiyinjita 2013-12-6 21:44
[讨论] FPGA进行串口通信如何实现数据自动换行? feitengyu 2013-12-5 32723 leasor 2013-12-6 14:44
[求助] 在IC公司做视频算法怎么样? 黄河十三号 2013-12-2 62546 绿茶盖儿 2013-12-6 09:39
[原创] (求指导)哪位用过Altera Stratix IV GX的开发板呢?HSMC connector怎么引出引脚呢? weihaitianxin 2013-12-3 42349 zyzfgpzgh 2013-12-6 08:23
[求助] 关于VCS_MX软件启动问题!  ...2 HADIST 2013-4-30 117333 kharthik 2013-12-5 21:59
[讨论] 关于FIFO空满状态标志的讨论 gateway91 2013-12-5 23266 gateway91 2013-12-5 21:55
[求助] Verilog Or SV display 如何让变量值等于系统当前时间 swordheartsmile 2013-11-25 53286 chenfengrugao 2013-12-5 21:18
[求助] Quartus2的device family中没有cyclone1和2的device,怎么办?急! h1_x2_r3 2013-12-5 49473 h1_x2_r3 2013-12-5 18:13
[讨论] nios ii how to download the software into the chip zhuzhiqi 2013-12-5 01767 zhuzhiqi 2013-12-5 13:35
memory分布 lsf9905 2009-4-20 21997 leasor 2013-12-5 13:02
[求助] 有没有好方法,在多个模块实现同步机制时,增强可读性? leasor 2013-12-4 21716 leasor 2013-12-5 10:56
DSP Builder生成的HDL代码怎样用Quartus II仿真?  ...2 ethane 2009-5-21 116124 xtdxtzp 2013-12-5 09:46
[求助] FPGA的资源不够 kandy286 2013-12-2 34286 kandy286 2013-12-5 09:25
[求助] 一个vcs编译核文件里glbl的问题 zhouchaozinc 2013-12-3 85341 zhouchaozinc 2013-12-5 09:03
[原创] fpga数据打包 sonic1007 2013-12-4 32481 logor 2013-12-4 23:23
[原创] 关于PCIe的问题讨论交流 littlecp3 2013-12-4 32380 shiyinjita 2013-12-4 22:36
[求助] 求quartusII 10.1的破解license LTHLDH 2012-6-19 13526 zhcheng06 2013-12-4 22:15
[求助] Quartus不支持用Verilog定义函数 ic小顽童 2013-12-4 01872 ic小顽童 2013-12-4 22:06
[求助] FDCP与FDCE有什么异同啊? Oboyer 2013-11-30 36268 shiyinjita 2013-12-4 21:57
[解决] FPGA该怎么学 Neio 2013-12-4 02179 Neio 2013-12-4 18:34
bjt原理  ...2 DSUN 2008-1-13 115880 quickly 2013-12-4 16:30
[求助] 以太网FIFO资料中的主机时钟问题,求解 lunmag 2013-12-3 21943 lunmag 2013-12-4 10:54
[求助] DC综合时需不需要对电源地进行特殊处理呢? 白兰地 2013-12-4 02236 白兰地 2013-12-4 10:06
[求助] 用synplify综合后,xilinx布局布线如何保证信号名不变? xianrenwang 2013-10-29 34276 flywind7 2013-12-3 20:55
谁有利用FPGA实现图像采集和处理的实例 我心飞翔721 2013-12-3 01525 我心飞翔721 2013-12-3 19:51
[求助] 请教FPGA管脚测速问题??? H.J.S 2013-12-2 11734 poiu_elab 2013-12-3 15:29
[求助] DFT扫描链插入 hzdzkjly 2013-10-9 24527 zhuikonger 2013-12-3 15:16
help ! About TSTL2 test vector format? quan228228 2006-10-18 29103 chih_hao_chung 2013-12-3 12:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 21:44 , Processed in 0.059588 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块