数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31035|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 495 496 497 498499500 501 502 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] flying adder怎么翻译？？	yf007 2013-11-10	01582	yf007 2013-11-10 19:11
[求助] 如何手动约束生成时钟到global clock?	hoho0ohoh 2013-11-7	67021	zyzfgpzgh 2013-11-9 20:08
[求助] 一些基本的问题	simonjin 2013-11-9	01554	simonjin 2013-11-9 12:47
[求助] Verilog HDL编写	风展位 2013-11-7	92569	hengda_yaguan 2013-11-9 11:15
[求助] 硕士要开题，RS编解码，怎么搞	zhuyuefeng2009 2013-11-7	21634	courageheart 2013-11-9 11:15
[求助] RTL实现时浮点数的定点化有哪些方法？	flyelectron 2013-11-8	22562	gmm.dl.cn 2013-11-9 11:03
[求助] IOBUF_PCI66_3	qiudanyi1 2013-11-1	11778	shiyinjita 2013-11-9 00:21
[求助] 关于音频信号的滤波设计	zhaoyao 2013-11-7	12137	shiyinjita 2013-11-9 00:20
[求助] 关于verilog的问题，求大神解答	swis 2013-11-8	42188	adamsogood 2013-11-8 23:33
[求助] 关于K7差分对使用问题	frogjwb 2013-11-8	01425	frogjwb 2013-11-8 21:52
[求助] 谁帮我解释一下licence mameger界面上的东西啊？	zhuyuefeng2009 2013-11-7	12038	zhuyuefeng2009 2013-11-7 22:11
[求助] 数字前端和后端是怎么分类的啊？	zhuyuefeng2009 2013-11-7	01178	zhuyuefeng2009 2013-11-7 20:46
[求助] 求教：有没有把2进制的mif文件转为16进制的工具呢？	hongyijia13 2013-11-5	85972	zhaoyao 2013-11-7 17:10
[求助] 计数器的代码不能被综合 ...2	shadow_cuk 2011-7-18	125343	annwa75 2013-11-7 15:03
[求助] 关于频谱翻转的疑问	691564736 2013-11-5	25065	annwa75 2013-11-7 15:00
[求助] DCM使用	rejoicen 2013-11-5	22044	bettermanjh 2013-11-6 23:13
[讨论] 为什么xilinx DDR3 MIG有输入时钟和参考时钟，为什么不用系统时钟生成参考时钟呢？	du520xi 2013-9-15	45512	eaglelsb 2013-11-6 18:19
[求助] 6455与v5间SRIO链接问题	apple1990 2012-11-28	17622	macliu88 2013-11-6 17:35
[求助] Vivado HLS软件报cannot find the top function	daiyijun 2013-4-15	12706	wgch19890113 2013-11-6 14:53
[求助] 【求助】现在国内PCI Express 接口芯片发展咋样呀	xiaogou1233 2013-11-1	32329	加油99 2013-11-6 14:43
[求助] 求教关于使用altera DDR2 IP后Bank上的Vref管脚问题	wzhdxtx123 2012-5-3	54997	挂在天边的鱼 2013-11-5 21:28
[求助] LTC1446这款DA有人用过么？	ailnyg 2013-10-17	22598	Edward90 2013-11-5 18:05
[求助] Quartus的配置时钟速度设置在什么地方？	asyou 2013-11-5	03052	asyou 2013-11-5 15:10
[求助] MDK和ulink2遇到的问题	menglizhuiyi 2013-11-5	04489	menglizhuiyi 2013-11-5 14:13
[求助] verilog 中怎样对一个reg变量边写边读	nb533 2013-11-5	22745	504472832 2013-11-5 10:53
[求助] 为什么在设计电路时要避免产生latch？	gerry1512 2012-8-2	84076	wgej1987 2013-11-5 10:21
[求助] 求问一个会不会产生latch的问题	ultracell 2013-10-17	43225	jiaoxin12366 2013-11-5 09:43
[求助] FPGA资源问题	baobao697841 2013-10-29	53167	lhlhualin 2013-11-4 23:01
[求助] 关于Verilog中的inout数据类型，求助啊 ...2	lulugui 2010-3-7	147534	flhcherish 2013-11-4 23:00
[求助] ise 13.3 license	adu5229543 2011-12-5	64023	hemattroia1 2013-11-4 22:27
[原创] 请教，Verilog HDL中 “initial"语句究竟可不可以综合？	canoeeda 2013-10-20	918531	Timme 2013-11-4 21:55
[求助] dft_drc不可用	irun2 2012-3-11	22368	767616852 2013-11-4 14:41
[求助] 请问有没有关于Verilog代码优化的书？ ...2	追天鹅的青蛙 2010-6-28	166383	xiajinminyu 2013-11-4 13:31
[求助] 问个关于DC综合三数相加的问题	wudanyu 2013-11-4	22396	asic_service 2013-11-4 12:47
[原创] 同步加载型计数器	yaningyang 2013-11-4	02132	yaningyang 2013-11-4 10:04

1 ... 495 496 497 498499500 501 502 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31035|排名: 8

快速发帖

浏览过的版块

站长推荐 /2