数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31033|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 498 499 500 501502503 504 505 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 有哪位大神设计过OWI单线接口的啊？	wangzhiyong012 2013-6-17	13183	TinyTiaoTiao 2013-10-23 19:51
[求助] 使用verilog编写单片机在线编程模块，恳请各位有经验的大神讨论实现方式	sunyun8 2013-10-23	06237	sunyun8 2013-10-23 16:58
[求助] 如何编写约束文件？	sxtz531 2013-10-23	22603	gongwen 2013-10-23 14:41
[求助] synplify综合出来的.vm文件在modelsim里面怎么用？？	rejoicen 2013-10-23	01740	rejoicen 2013-10-23 14:36
[求助] 一群verilog HDL初学者编了个看似非似的32位浮点数加法器，求指导下	joebaibai 2013-10-22	23390	A1985 2013-10-23 11:07
[求助] ISE工具编译ModelSimulation库编译不通过	mariohi 2012-11-9	22675	msp430f2009 2013-10-23 09:40
[求助] 问一个跨时钟域同步的问题	coyboy912 2013-10-22	43601	asic_service 2013-10-23 09:20
[讨论] D触发器用来消除毛刺可行吗？ ...2	subrant 2011-9-9	1611094	hgd2zp 2013-10-23 08:50
[原创] [求助求助]新手刚学Verilog，希望哪位大神帮忙写下这个verilog代码	joebaibai 2013-10-20	39936	hgd2zp 2013-10-23 08:48
[求助] verilog 缩位运算（缩位算子）的问题求教!	china12321 2013-10-20	34737	china12321 2013-10-23 00:35
[求助] 如何实现一个范围的时钟输入，特定时钟输出	158068672 2013-9-16	42787	wildorg 2013-10-22 20:53
[求助] 求教一个看似简单的数学问题	leozh 2013-9-16	32476	sodede 2013-10-22 18:11
[求助] 【求助】关于Quartus13.0中AHB模块的使用	马中弯 2013-10-22	01750	马中弯 2013-10-22 15:55
[原创] 求助大神~~virtex 5 FPGA的Flash配置问题~	320070921971 2013-10-14	38841	320070921971 2013-10-22 15:44
[求助] 关于多个敏感信号的中断处理	xww25140 2013-10-21	35648	coyboy912 2013-10-22 15:19
[求助] 请教关于modelsim仿真时error:vsim-3043的问题	aokj 2013-10-17	37516	joebaibai 2013-10-22 14:51
[求助] 关于VCS的问题	cgssuccess 2011-11-16	22821	A1985 2013-10-22 10:57
[求助] formality做hierarchical验证	hzdzkjly 2013-10-8	22202	A1985 2013-10-22 10:51
[求助] 关于Modelsim后仿真问题，希望大神们帮我解决一下	Timstory 2013-10-17	63381	verw34v5y2 2013-10-22 09:41
[求助] Virtex2Pro开发板外接时钟	zisemenghuan 2013-10-21	01462	zisemenghuan 2013-10-21 20:33
[求助] Xilinx aurora8b/10板间传输	zhucetailaji 2013-10-21	03696	zhucetailaji 2013-10-21 19:19
[求助] 帮忙看一下，这个ip核可以用来生成bit吗？	dingstrong 2013-10-20	11969	whz7783478 2013-10-21 18:28
[原创] 示波器探头—有源探头	scottmxc 2013-10-21	02337	scottmxc 2013-10-21 09:48
[讨论] chipscope抓取信号 ...2	qswsjs 2012-11-28	1013441	eaglelsb 2013-10-21 09:25
[求助] FPGA后仿真，激励信号都是来自testbench吗? 跪求大神指点	manadar 2013-10-18	25543	manadar 2013-10-21 09:19
[原创] UART--鉴定一下	rejoicen 2013-10-16	112479	shiyinjita 2013-10-20 19:49
[求助] 请问如何查xilinx v5里面带了哪些硬核？哪里可以找到相关文档吗？主页上找不到啊	nicholas08 2013-10-16	11755	shiyinjita 2013-10-20 19:48
[求助] 复位信号如何管理？	prototyping 2013-10-17	34753	shiyinjita 2013-10-20 19:46
[求助] 有人了解瑞芯微电子吗？	绿茶盖儿 2013-10-6	53651	changan1216 2013-10-20 14:35
[求助] 请问Quartus II 12.0中DDR2控制器的IP的破解	potato34 2013-10-10	37967	changan1216 2013-10-20 13:48
[求助] quartus生成ddr2 ip core无法生成 **phy.v文件	cgssuccess 2013-10-20	12578	cgssuccess 2013-10-20 09:15
[求助] 小数分频锁相环的设计	coolinzhong 2013-7-15	14672	liugao123 2013-10-19 21:25
[求助] 双向端口的综合约束问题	hit0821201 2013-10-19	12691	hezb 2013-10-19 18:14
[求助] 请问哪位大侠有ncverilog的cds.lib和vhl.var	326151792 2013-9-6	35359	my2817 2013-10-19 07:56
[讨论] 想买块Altera的FPGA开发板	yf007 2013-10-17	12366	xianrenwang 2013-10-18 23:27

1 ... 498 499 500 501502503 504 505 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31033|排名: 8

快速发帖

浏览过的版块

站长推荐 /2