EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 500 501 502 503504505 506 507 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 6455与v5间SRIO链接问题	apple1990 2012-11-28	17868	macliu88 2013-11-6 17:35
[求助] Vivado HLS软件报cannot find the top function	daiyijun 2013-4-15	12874	wgch19890113 2013-11-6 14:53
[求助] 【求助】现在国内PCI Express 接口芯片发展咋样呀	xiaogou1233 2013-11-1	32504	加油99 2013-11-6 14:43
[求助] 求教关于使用altera DDR2 IP后Bank上的Vref管脚问题	wzhdxtx123 2012-5-3	55193	挂在天边的鱼 2013-11-5 21:28
[求助] LTC1446这款DA有人用过么？	ailnyg 2013-10-17	22794	Edward90 2013-11-5 18:05
[求助] Quartus的配置时钟速度设置在什么地方？	asyou 2013-11-5	03176	asyou 2013-11-5 15:10
[求助] MDK和ulink2遇到的问题	menglizhuiyi 2013-11-5	04724	menglizhuiyi 2013-11-5 14:13
[求助] verilog 中怎样对一个reg变量边写边读	nb533 2013-11-5	22936	504472832 2013-11-5 10:53
[求助] 为什么在设计电路时要避免产生latch？	gerry1512 2012-8-2	84402	wgej1987 2013-11-5 10:21
[求助] 求问一个会不会产生latch的问题	ultracell 2013-10-17	43481	jiaoxin12366 2013-11-5 09:43
[求助] FPGA资源问题	baobao697841 2013-10-29	53396	lhlhualin 2013-11-4 23:01
[求助] 关于Verilog中的inout数据类型，求助啊 ...2	lulugui 2010-3-7	147998	flhcherish 2013-11-4 23:00
[求助] ise 13.3 license	adu5229543 2011-12-5	64265	hemattroia1 2013-11-4 22:27
[原创] 请教，Verilog HDL中 “initial"语句究竟可不可以综合？	canoeeda 2013-10-20	918915	Timme 2013-11-4 21:55
[求助] dft_drc不可用	irun2 2012-3-11	22524	767616852 2013-11-4 14:41
[求助] 请问有没有关于Verilog代码优化的书？ ...2	追天鹅的青蛙 2010-6-28	166835	xiajinminyu 2013-11-4 13:31
[求助] 问个关于DC综合三数相加的问题	wudanyu 2013-11-4	22593	asic_service 2013-11-4 12:47
[原创] 同步加载型计数器	yaningyang 2013-11-4	02282	yaningyang 2013-11-4 10:04
[原创] DC综合怎么去掉dummy port	tigerajs 2013-11-1	42671	richardxingxing 2013-11-4 09:33
[求助] FPGA 有时正常有时不正常	kandy286 2013-10-29	73578	surge 2013-11-4 00:59
[求助] 求助：AC97 controller	zhanglinlin0514 2013-11-3	02441	zhanglinlin0514 2013-11-3 20:22
[求助] 为什么VHDL里不能同时用上升和下降沿同时驱动两组状态机	nm2012 2013-11-3	11694	xujiong1992 2013-11-3 09:41
[求助] verilog 对同一端口用多个assign会不会冲突呀？ ...2	nb533 2013-10-30	115659	vongy 2013-11-2 17:07
[原创] ASIC 门的概念	adamsogood 2013-10-26	47510	vongy 2013-11-2 16:55
[求助] 数字信号处理中I和Q路相关疑问	691564736 2013-11-1	27985	691564736 2013-11-2 15:52
[求助] Verilog写的简单数据统计模块，仿真却总是出错	ericfuqiang 2013-10-30	65148	rop195 2013-11-2 15:47
[求助] 求助关于VCS中vcat命令处理dump文件的方法	zuiqiangzhe 2013-5-15	22282	tictactoe 2013-11-1 22:31
[求助] 做数字前端FPGA什么的是不是和码农差不多啊	zhuyuefeng2009 2013-10-31	62535	falloutmx 2013-11-1 15:04
[求助] PCIE中，prefetchable与non-prefetchable memory address	prototyping 2013-10-31	25866	prototyping 2013-10-31 22:52
[求助] 插值滤波器与抗混叠的差别 ...2	minahua 2010-1-29	158663	wildorg 2013-10-31 20:17
[求助] 求问一个锁相环IP核调用的问题	wangzhe3171 2013-10-30	12335	eaglelsb 2013-10-31 15:03
[求助] ASIC是如何跨时钟域？	shumailp 2013-10-31	12454	A1985 2013-10-31 11:02
[求助] 如果在ASIC中使用到latch，在FPGA如何验证	shumailp 2013-10-31	11793	A1985 2013-10-31 10:55
[原创] 希望能建立一个关于ALTERA 的 Triple-Speed Ethernet MegaCore 专题 ...2	chenpenghjh3 2011-11-11	179701	magicmao 2013-10-31 09:28
[求助] ISE时序分析求助	bettermanjh 2013-10-31	02605	bettermanjh 2013-10-31 00:15

1 ... 500 501 502 503504505 506 507 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

站长推荐 /1