数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31075|排名: 4

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 497 498 499 500501502 503 504 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] ise 13.3 license	adu5229543 2011-12-5	64095	hemattroia1 2013-11-4 22:27
[原创] 请教，Verilog HDL中 “initial"语句究竟可不可以综合？	canoeeda 2013-10-20	918646	Timme 2013-11-4 21:55
[求助] dft_drc不可用	irun2 2012-3-11	22411	767616852 2013-11-4 14:41
[求助] 请问有没有关于Verilog代码优化的书？ ...2	追天鹅的青蛙 2010-6-28	166521	xiajinminyu 2013-11-4 13:31
[求助] 问个关于DC综合三数相加的问题	wudanyu 2013-11-4	22453	asic_service 2013-11-4 12:47
[原创] 同步加载型计数器	yaningyang 2013-11-4	02171	yaningyang 2013-11-4 10:04
[原创] DC综合怎么去掉dummy port	tigerajs 2013-11-1	42506	richardxingxing 2013-11-4 09:33
[求助] FPGA 有时正常有时不正常	kandy286 2013-10-29	73374	surge 2013-11-4 00:59
[求助] 求助：AC97 controller	zhanglinlin0514 2013-11-3	02305	zhanglinlin0514 2013-11-3 20:22
[求助] 为什么VHDL里不能同时用上升和下降沿同时驱动两组状态机	nm2012 2013-11-3	11631	xujiong1992 2013-11-3 09:41
[求助] verilog 对同一端口用多个assign会不会冲突呀？ ...2	nb533 2013-10-30	115361	vongy 2013-11-2 17:07
[原创] ASIC 门的概念	adamsogood 2013-10-26	47188	vongy 2013-11-2 16:55
[求助] 数字信号处理中I和Q路相关疑问	691564736 2013-11-1	27702	691564736 2013-11-2 15:52
[求助] Verilog写的简单数据统计模块，仿真却总是出错	ericfuqiang 2013-10-30	65005	rop195 2013-11-2 15:47
[求助] 求助关于VCS中vcat命令处理dump文件的方法	zuiqiangzhe 2013-5-15	22113	tictactoe 2013-11-1 22:31
[求助] 做数字前端FPGA什么的是不是和码农差不多啊	zhuyuefeng2009 2013-10-31	62361	falloutmx 2013-11-1 15:04
[求助] PCIE中，prefetchable与non-prefetchable memory address	prototyping 2013-10-31	25667	prototyping 2013-10-31 22:52
[求助] 插值滤波器与抗混叠的差别 ...2	minahua 2010-1-29	158277	wildorg 2013-10-31 20:17
[求助] 求问一个锁相环IP核调用的问题	wangzhe3171 2013-10-30	12154	eaglelsb 2013-10-31 15:03
[求助] ASIC是如何跨时钟域？	shumailp 2013-10-31	12285	A1985 2013-10-31 11:02
[求助] 如果在ASIC中使用到latch，在FPGA如何验证	shumailp 2013-10-31	11683	A1985 2013-10-31 10:55
[原创] 希望能建立一个关于ALTERA 的 Triple-Speed Ethernet MegaCore 专题 ...2	chenpenghjh3 2011-11-11	179366	magicmao 2013-10-31 09:28
[求助] ISE时序分析求助	bettermanjh 2013-10-31	02470	bettermanjh 2013-10-31 00:15
[求助] CIC抽取滤波器为什么不先抽取再积分再微分	youngs 2013-10-29	55244	youngs 2013-10-30 18:47
[求助] vcs2011.03出现问题，请高手帮助	fjmwu 2013-3-4	45317	ztspac 2013-10-30 16:08
[原创] 求助USB3500的时钟输出	maohdong 2013-10-23	42568	maohdong 2013-10-30 14:19
[求助] Linux下的Cadence仿真出现如此诡异的错误怎么解决？	独孤阳 2013-10-30	02603	独孤阳 2013-10-30 13:11
[求助] ise中（* 名称=“名称” *）是什么意思?	ee_top_guojz 2013-10-22	22506	ee_top_guojz 2013-10-30 11:31
[求助] 关于Design Compiler 里 power 估计的问题	ttxs2009 2013-9-27	120016	A1985 2013-10-30 09:31
[求助] Verilog HDL输出PWM的疑问	pigy 2011-11-15	84809	aboels3ood 2013-10-30 00:47
[求助] 弱弱问，高密度引脚信号用什么仪器观测好？	alfredfun 2013-10-27	21991	alfredfun 2013-10-29 22:53
[原创] 各位兄弟石墨烯晶片時代快到了 ...2	朱立平 2013-10-27	129723	朱立平 2013-10-29 22:35
[求助] 为什么一个always块里面只让对一个变量进行操作 ...2	qiudanyi1 2013-10-25	115570	weiqi7777 2013-10-29 21:55
[讨论] MSK非相干解调需要做位同步么？	最后的和弦 2013-10-29	13177	qsj8362234 2013-10-29 19:05
[求助] fpga原型(FPGA prototype)是什么?	leofrance 2013-10-23	55090	eaglelsb 2013-10-29 16:57

1 ... 497 498 499 500501502 503 504 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31075|排名: 4

快速发帖

浏览过的版块

站长推荐 /1