请教xilinx DDR3 MIG 控制内核代码的问题

tianyakeliu6 · 发表于 2013-12-19 12:53:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现到手的是vc709的开发板，要求修改mig控制器，一个mig控制两个dimm条，我是这么做的：地址线，数据线共用，CS信号分开用来控制两根DIMM条，CS信号的产生相当于地址的最高位，当地址最高位为0时，第一个dimm条有效，cs1拉低，cs2拉高，地址最高位为1时，cs1拉高，cs2拉低。但是考虑到自动刷新问题，当DDR3处于refresh状态时，CS1，CS2需同时拉低，研究了下MIG核的RTL代码，硬是没找到主状态机在哪，求各位解答，不甚感激！

haitaox · 发表于 2013-12-24 09:09:12

我做过spartan6的ddr3控制器，控制器里面的逻辑是看不到的

[讨论] 请教xilinx DDR3 MIG 控制内核代码的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2