在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1273|回复: 0

[求助] 【求大神】由可以实现功能的vhdl改成verilog后不能运行了

[复制链接]
发表于 2013-12-24 20:59:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Tetris_1.zip (1.86 MB, 下载次数: 1 ) 小弟,最近几天将一个vhdl编的俄罗斯方块转换成了verilog的形式,,转换过程中遇到了很多问题,一一改正之后,发现终于可以综合了,也可以生成bit文件了,但是,,下载到板子上之后却不能运行!!vhdl的形式可以运行。请问各路大神。这可能是什么问题呢??       附件中传上了代码,板子是赛灵思的basys2,用软件是ISE求大神们指正
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 13:25 , Processed in 0.018114 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表