新手求助

libing2734001

最近刚接触FPGA。。想问一下用verilog语言能不能编程一个用模拟信号来做比较的比较器呢??????听说FPGA当中比较器只能高低电平比较 是这样子的么？？？
求大神科普，求大神开光，求大神洗脑~

steven_wgq

晕菜，FPGA/CPLD都是数字器件，不支持模拟信号的…………

leesg

google 上找找,  輸入關鍵字  FPGA Verilog simulation ...

wyb309682022

麻烦大神看看这段程序什么意思，，是中断的
#include "vectors.h"
#include "isr.h"
#include "common.h"

/******************************************************************************
* Vector Table
******************************************************************************/
typedef void (*vector_entry)(void);

#if defined(IAR)
  #pragma location = ".intvec"
  const vector_entry  __vector_table[] = //@ ".intvec" =
#elif defined(CW)
  #pragma define_section vectortable ".vectortable" ".vectortable" ".vectortable" far_abs R
  #define VECTOR __declspec(vectortable)
  const VECTOR vector_entry  __vector_table[] = //@ ".intvec" =
#endif

{
   VECTOR_000,           /* Initial SP           */
   VECTOR_001,           /* Initial PC           */
   VECTOR_002,
   VECTOR_003,

wyb309682022

麻烦大神看看这段程序什么意思，，是中断的
#if defined(IAR)
  #pragma location = ".intvec"
  const vector_entry  __vector_table[] = //@ ".intvec" =
#elif defined(CW)
  #pragma define_section vectortable ".vectortable" ".vectortable" ".vectortable" far_abs R
  #define VECTOR __declspec(vectortable)
  const VECTOR vector_entry  __vector_table[] = //@ ".intvec" =
#endif