在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4377|回复: 7

[求助] altera dcfifo使用诡异现象

[复制链接]
发表于 2013-6-18 09:49:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 weizhiheng 于 2013-6-18 09:53 编辑

贴图:


说明:
48bit showahead fifo
输入时钟50M 输出时钟100M
同一个pll由25M倍频生成。

目的:fpga模拟外来数据50M 48bit,写入sdram控制器。

诡异之处:wrusedw会越写越小??rdreq确认是低 。

请教高手赐教.
wei1.png
wei2.png
wei3.png
发表于 2013-6-18 11:34:59 | 显示全部楼层
溢出?定制的时候把overflow选项勾掉。
 楼主| 发表于 2013-6-28 06:32:07 | 显示全部楼层
求助继续求助
 楼主| 发表于 2013-7-16 10:22:30 | 显示全部楼层
请高手指点
大家使用都正常吗?
发表于 2013-7-16 10:29:35 | 显示全部楼层
没明白楼主的意思,wrusedw不就是与写数据量有关么?你写一个数据进去,又不读一个出去的话,wrusedw肯定就-1了,不是这样的么?
 楼主| 发表于 2013-7-17 22:28:46 | 显示全部楼层
tangkuan660
似乎你理解错了。你可以看看仿真的结果。wrusedw是写入数据的个数标志。写入数据这个数增加,读取数据会减小。并且和写入时钟关联,在读取数据到该数据减少一半延迟2-3个读时钟。

希望高手继续指导!
 楼主| 发表于 2013-9-27 23:45:49 | 显示全部楼层
大家没有遇到这个问题吗
 楼主| 发表于 2013-12-24 07:26:45 | 显示全部楼层
问题后来去掉sigtapii就好了。怀疑sii抓图问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 05:37 , Processed in 0.025994 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表