verilog HDL是如何处理矩阵的？？

浩然若枫 · 发表于 2013-10-14 20:12:40

您需要登录才可以下载或查看，没有账号？注册

x

一个大的矩阵，比如二维图片，256x256大小，如果想以行或列为单位来处理，verilog（硬件）是怎样做的？纠结不短时间了，还是没弄明白？比如对行列分别作循环移位、加减等？

浩然若枫 · 发表于 2013-10-14 21:34:20

没人回答，自己顶个！
好像用rom或ram可以，把地址做好处理，高几位和低几位分别代表行列，就可处理吧？！
应该是这样的，试试先！

asyou · 发表于 2013-10-16 09:51:43

用内部RAM啊，速度够快，操作还方便，小点的矩阵直接用寄存器。

wumengnan · 发表于 2013-11-16 13:54:59

同问。。。最近也在纠结这个问题

yglun · 发表于 2013-11-17 14:52:04

需要对算法进行分解设计并行电路，存储用内部的ram块或外部ddr2模拟。

[求助] verilog HDL是如何处理矩阵的？？