EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31187|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 504 505 506 507508509 510 511 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于quartus后仿真的问题	killer5 2013-10-11	32573	killer5 2013-10-16 09:28
[资料] Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？	prototyping 2013-10-14	88778	prototyping 2013-10-15 19:28
[求助] 提问几个PCI总线中的问题！求解答！在线等啊！	prototyping 2013-10-11	63079	prototyping 2013-10-15 15:23
[求助] verilog写Xilinx FPGA对AD转换芯片WM8196配置时序怎么弄啊求指导	obwl_rei 2013-10-15	13190	sonson2008 2013-10-15 14:52
初学作品 cpld 驱动线阵CCD ...2	morphli 2009-12-7	116829	806472335 2013-10-15 10:35
[讨论] 问问大家，写verilog代码时候，是先把时序图画出来。还是边想边写？ ...2	cgssuccess 2013-9-23	1410163	hancheng1166 2013-10-15 01:34
[讨论] DDR3读写	Oboyer 2013-2-2	22264	yyyxgh 2013-10-14 22:26
[求助] 多倍抽取或者内插的FIR滤波器实现结构	sss08_leon 2013-10-14	03750	sss08_leon 2013-10-14 18:19
[求助] DC综合求指导（分层模块导入问题）	aishan5945 2013-10-11	75425	aishan5945 2013-10-14 10:57
[求助]数字芯片反向设计的流程和工具	yuzhicai 2005-5-12	36917	zhang2000 2013-10-13 20:10
[求助] xilinx v7 中的高速收发器	chen851112 2013-9-30	84332	chen851112 2013-10-13 17:45
[原创] 关于处理谐波杂散的方法	kalwinlue000 2013-7-21	54846	kalwinlue000 2013-10-13 13:51
[求助] bin转换hex ...2	lilyzhong 2013-10-10	108912	zhang2000 2013-10-12 20:56
关于modulesim得一个问题	licmos 2006-3-13	33947	979947803 2013-10-12 16:53
[原创] 请教读写clk相差很大的异步fifo如何clear呢？wr_clr和rd_clr如何处理？	atlandis 2013-10-11	12804	xiaojigao 2013-10-12 14:08
[求助] DDR2使用求助	670687308 2013-10-9	14221	woodhorse 2013-10-12 13:48
[求助] microblzae sdk 中的函数的使用	574920045 2013-10-12	01522	574920045 2013-10-12 10:23
[求助] 跨时钟域的一个面试问题，求解答！	prototyping 2013-10-11	33225	lhlhualin 2013-10-11 23:48
[求助] fgpa 如何实现inout 互联 ...2	puyuwei 2011-5-18	199527	barrypp 2013-10-11 23:25
[原创] 谁有 RobustVerilog parser	wide_road 2013-10-11	03081	wide_road 2013-10-11 17:58
[求助] 关于fvtool的疑问	691564736 2013-10-10	22869	eagle654321 2013-10-11 16:29
[原创] {}拼接语法	aishan5945 2013-8-24	43469	aishan5945 2013-10-11 15:41
[求助] microblaze外部IP接口	574920045 2013-10-11	01883	574920045 2013-10-11 11:19
[求助] 求助：关于VHDL代码和signal tap抓波形不一致问题	ksqnhm 2013-10-10	12476	owen70080 2013-10-11 01:25
[求助] dc综合时能通过命令固定输入port的值吗？	orlye 2013-10-8	73983	orlye 2013-10-10 20:26
[求助] 在synplify中综合完成的文件在Q2中的Place&Route问题	kskfrank 2013-10-10	03110	kskfrank 2013-10-10 19:12
[求助] verilog中四舍五入的问题	qiudanyi1 2013-9-26	46943	曦玄 2013-10-10 18:56
[求助] 关于使用Synplify综合已经建立的工程的一些问题	kskfrank 2013-10-8	43567	kskfrank 2013-10-10 17:47
[活动] 转让EP4CE30F23C8N芯片	easyma 2013-10-10	03176	easyma 2013-10-10 16:09
[求助] xilinx运用xps时的问题	451582319 2013-10-10	01842	451582319 2013-10-10 10:25
[求助] Verilog语言	lcw6021213 2013-10-9	12862	黄zhuoquan 2013-10-10 10:07
[原创] PCIe仿真问题	鲁翔 2012-8-16	24136	zhicc 2013-10-10 09:02
[求助] quartus ii 10.0在win7下运行显示内存不足	hbbdlx 2013-10-9	24397	hllyh 2013-10-10 09:01
[求助] 关于除法器在状态机中的使用	eastwinter1 2013-10-8	63539	eastwinter1 2013-10-10 08:48
[求助] SDRAM控制器后仿真遇到问题，如图所示，求指点	arccosx 2013-3-18	83628	coyoo 2013-10-10 08:15

1 ... 504 505 506 507508509 510 511 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31187|排名: 5

快速发帖

浏览过的版块

站长推荐 /1