关于除法器在状态机中的使用

eastwinter1

大家好，我想写一个状态机用于实现矩阵的ＱＲ分解（已经用C验证过，并且是按照类似状态机的流程分解步骤写的）
ＱＲ分解中不可避免要用到不少除法，在C中在这一状态做除法，立即就得到结果，并且可以将该结果用于下一状态。
而实际上除法器是有延迟的，我是调用的ISE内置的除法器IP核，采用16位计算，大约30个时钟周期的延迟。

那么比方说我在第一个状态做了除法，那岂不是要在第31个状态才能使用该除法的结果？那中间这30个状态，都写出来，什么也不做？

数字逻辑设计新手，望大家指教，谢谢。

tigerjade

状态机里面加个计算器啊。

eastwinter1

回复 2# tigerjade


   你是指在状态机里计数，累计到足够的时钟周期再执行状态迁移，对吗？

coyoo

关键看这30个时钟延迟对你系统是否有影响，如果不在意，那就等就是咯

tigerjade

回复 3# eastwinter1


    没错。

eastwinter1

回复 4# coyoo


   谢谢。

eastwinter1

回复 5# tigerjade


   谢谢。