在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7981|回复: 8

[资料] Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响?

[复制链接]
发表于 2013-10-14 10:31:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx的V6中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响?
发表于 2013-10-14 13:40:34 | 显示全部楼层
VCO频限
 楼主| 发表于 2013-10-14 14:35:33 | 显示全部楼层
回复 2# windflood


   谢谢啊。能说得具体一点吗?
发表于 2013-10-15 15:01:41 | 显示全部楼层
不同速度等级的FPGA器件内部VCO的锁定频率范围不一样。如果不在这个锁定范围内的话,是不能锁定的。如果不匹配的话,你的输入时钟经过倍频以后,可能不在PLL的锁定范围内。
 楼主| 发表于 2013-10-15 15:21:36 | 显示全部楼层
回复 4# sonson2008


   CLKINx_PERIOD给的是1.5ns,输入时钟是400M,这样有影响吗?
发表于 2013-10-15 16:05:02 | 显示全部楼层
一般输入时钟与MMCM上配置的时钟频率是相同的,相差不太远也可以锁定。

你就按一致的配置,然后VCO是有频率范围,你通过乘M除N的方法可以使频率落在有效范围内,你用IP COREGEN生成时GUI界面上是有提示的,按上面提示做就好。
 楼主| 发表于 2013-10-15 17:58:40 | 显示全部楼层
回复 6# eaglelsb


   现在在看一个项目的代码;遇到这样的疑问  所以上来问一下。。。觉得奇怪呀
发表于 2013-10-15 18:12:57 | 显示全部楼层
回复 7# prototyping


   估计这项目的代码也从其它项目移植过来的,结果有些地方忘记改了,但是也能工作,所以就放在那了。
 楼主| 发表于 2013-10-15 19:28:23 | 显示全部楼层
回复 8# eaglelsb


   恩  谢谢啦!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:52 , Processed in 0.022462 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表