在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4431|回复: 8

[求助] FPGA中MMCM输入时钟频率及参数讨论(请关注~)

[复制链接]
发表于 2016-6-13 12:11:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用MMCM时通常都是给定clkin1,配置clkin1的频率CLKIN1_PERIOD。如果给定的clkin1的时钟频率与CLKIN1_PERIOD不匹配会造成什么后果,对分频指定的时钟有影响吗?
发表于 2016-6-13 18:00:39 | 显示全部楼层
你都知道不一致了,把代码改到一致就好啦。也没有这个问题啦。
发表于 2016-6-13 23:03:42 | 显示全部楼层
回复 1# nickyanghy


    影响是肯定的,一般mmcm输出是通过clkin倍频m然后初一n的出来的,clkin变化了,输出肯定变化了
 楼主| 发表于 2016-6-13 23:40:44 | 显示全部楼层
回复 2# asic_service

问题是我现在看到不一样的结果却是木有问题的。。
 楼主| 发表于 2016-6-13 23:41:38 | 显示全部楼层
回复 3# silencefpga

感觉需要自己做实验才行呀~谢谢啦~
发表于 2016-6-14 09:17:22 | 显示全部楼层
回复 4# nickyanghy
楼主你好  我之前也考虑过这个问题 但是一直没做过实验  请问你试验的结果是怎样的。是不是最终时钟还是和clk_in是相关的  和period无关 ?

另外 一直怀疑period是帮助工具做时序分析用的 可能这些参数被整合到综合网表里
发表于 2016-6-15 22:22:15 | 显示全部楼层
回复 6# zhouchaozinc


     是的,perid只是给工具分析的,主要还是看源端输入。。。。。
发表于 2016-8-18 12:03:46 | 显示全部楼层
ncieu
发表于 2016-8-18 14:36:02 | 显示全部楼层
我觉得那个属性是用来计算VCO频率是否满足的,如果VCO频率满足要求,不一致应该也没有关系。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:02 , Processed in 0.021224 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表