在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2889|回复: 1

[求助] verilog写Xilinx FPGA对AD转换芯片WM8196配置时序怎么弄啊 求指导

[复制链接]
发表于 2013-10-15 09:56:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
TM截图20131015095330.jpg

鄙人不才,想用FPGA完成这个AD转换芯片的配制时序。用Verilog实现主时钟分频得到SCK还好写点,这个怎么实现在SCK的上升沿完成SDI的6位地址8位数据的写入让我很头疼啊,也没看到过这方面的资料。用状态机写吗?恳请各位高手给点建议~
发表于 2013-10-15 14:52:08 | 显示全部楼层
用状态机写。地址和数据用移位寄存器。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 14:17 , Processed in 0.015931 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表