在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6376|回复: 4

[原创] ASIC 门的概念

[复制链接]
发表于 2013-10-26 09:37:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个问题:当我们说这个芯片上50万门时,这个“门”是什么概念?是standard cells? 还是transistors, 还是与门,非门,等等

另外,一般一个50万门的ASIC芯片设计,从RTL freeze到tapeout 需要多久?

谢谢
发表于 2013-10-26 13:36:39 | 显示全部楼层
回复 1# adamsogood


    与非门
发表于 2013-10-26 22:37:38 | 显示全部楼层
一般是两输入的与非门
 楼主| 发表于 2013-10-27 00:49:43 | 显示全部楼层
谢谢大家的帮助
发表于 2013-11-2 16:55:09 | 显示全部楼层
本帖最后由 vongy 于 2013-11-2 16:56 编辑

gate count的计算方法是 面积除以尺寸最小的NAND2面积,尺寸最小说的是某个特定工艺下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 03:52 , Processed in 0.017760 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表