请问有没有关于Verilog代码优化的书？

追天鹅的青蛙 · 发表于 2010-7-9 20:54:08

具体什么情况不了解，好像是代码风格的原因，他们写的代码，让我看，看完了改，OMG！
所以想找点这方面的资料，改起来有点方向。

yuanshiluoji · 发表于 2010-7-28 21:00:30

同求，学习中

wangpaiking · 发表于 2010-7-29 10:57:02

就是综合时考虑约束，是要优化面积还是速度，二者不可兼得，再就是代码优化也会使面积减小，需要经验的积累的

xuzhonglong · 发表于 2012-11-13 09:38:08

DC约束没有问题的话，就在SE中增加约束，floorplan和set_max_area

hbhbts · 发表于 2012-11-13 20:52:05

s家的coding style 可能会有帮助！

tjzcl · 发表于 2012-11-13 21:30:23

同求，学习学习

xiajinminyu · 发表于 2013-11-4 13:31:45

同问哈

[求助] 请问有没有关于Verilog代码优化的书？