问两个大家都关心的问题:时序约束和Fmax

加油99

关于时序约束：
fpga中的时序约束就像生活中制定体检标准再来体检一样，年幼体检发现X型腿、牙齿不齐可以矫正。但是别指望把林黛玉“体检”成航天员。航天员的素质80%是天生，20%锻炼训练。fpga中HDL设计阶段是关键。
楼主用的是Cyclone，可看Quartus II Hand Book中的章节：“Timing Analysis Overview”和“TimeQuest Timing Analyzer”。

pontiff

首先设计上不能有问题，时序上的问题多半可以从设计上来解决，约束只是为了让结果更加符合设计而已。