EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31145|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 516 517 518 519520521 522 523 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教encounter布局布线后形式验证的问题	trippa 2013-7-18	32065	trippa 2013-7-23 23:41
[求助] CRC最後產生結果要顛倒 ...2	ffsher100 2013-6-27	139804	中科张宇 2013-7-23 22:22
[求助] 有没有人用FPGA实现过堆排序或者快速排序啊！！？？ ...2	lyc_abc 2013-7-19	148692	lyc_abc 2013-7-23 21:46
[求助] CPLD逻辑求助，高手请帮帮我！！！！	allenwang6392 2013-6-28	56405	gygyg 2013-7-23 15:37
[求助] verilog generate用法求助	flyingsheep 2013-7-1	510041	教父 2013-7-23 15:36
[求助] 请问有了解GPU的大侠吗？	ttxs2009 2013-7-23	02285	ttxs2009 2013-7-23 11:34
求格雷码计数器 ...2	liuji186 2009-12-11	105381	yucaoxilin 2013-7-23 09:08
[求助] 循环移位求问	bigwell 2013-7-18	74431	yucaoxilin 2013-7-23 09:04
[原创] 求教，两种表达方式，综合出来的资源消耗有无区别？ ...2	atlandis 2013-7-22	104457	yucaoxilin 2013-7-23 08:59
[求助] 求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出 ...2	lddyx123 2013-6-15	125811	JorgeQin 2013-7-22 23:43
[求助] 关于实际modelsim仿真中，引脚信号与内部信号不相同的问题	wongk2009 2013-7-19	42947	shmily3344 2013-7-22 22:00
[求助] 时钟同步	574920045 2013-7-18	69735	2ki 2013-7-22 21:41
[求助] 请问ALTERA MAX II 系列CPLD输出的驱动电流有多大啊？	lyc_abc 2013-7-22	46506	lyc_abc 2013-7-22 21:39
[求助] 优先级的代码实现	yangxiaoyong 2013-7-18	93736	xiexiaolong 2013-7-22 20:56
[求助] 如果外部信号有毛刺，能有上升沿检测技术吗？	wuwovicky123 2013-7-16	73623	wuwovicky123 2013-7-22 18:42
[求助] 求助，关于延时程序	gogosese 2013-7-21	33587	HADIST 2013-7-22 16:22
[求助] 关于标准I2C的应答响应机制，求解？	Kingdoms_Guo 2013-7-22	25055	xiaojia102003 2013-7-22 15:29
[求助] 关于signal tap ii	日月木易 2013-7-17	73348	coolinzhong 2013-7-22 14:24
[求助] PCIE dma仿真中，RP端接收到MSG了，却不能读取信息	zyj3334683 2013-7-16	24137	haolansuisui 2013-7-22 11:40
[求助] 调试DDR电路 ...2	baobao697841 2013-7-15	108104	baobao697841 2013-7-21 18:00
大家觉得数字和模拟哪个薪水高些呢 ...2 3	lvwei_1024 2008-7-14	259098	一潭清水 2013-7-21 11:00
[求助] 一个用ModelSim仿真lpm_ff的问题	anlafalas 2013-7-21	03166	anlafalas 2013-7-21 00:21
[求助] Prime time 写SDF文件，没有removal check	my2817 2012-8-2	65490	pebay888 2013-7-20 17:35
[求助] 求助 SOPC	xyzhao1988 2013-7-19	01828	xyzhao1988 2013-7-19 23:28
[求助] 如何分配bankless pins	南开十年 2012-4-11	22971	shaoyadong 2013-7-19 17:32
[招聘] 什么事 outbound	tao.xing455 2013-7-19	04040	tao.xing455 2013-7-19 15:00
[求助] Spartan6 mcb 控制时序	zongkai2003 2013-4-22	74485	sha527 2013-7-19 14:53
[讨论] 问一个信号复位的问题，求帮助！	cjl_long 2013-7-13	22216	教父 2013-7-19 14:01
[求助] verilog 一个简单程序报错，求解	nuptsww 2013-7-13	59594	教父 2013-7-19 13:52
[讨论] PLL的输入时钟变化，输出时钟的质量会有影响吗？	挂在天边的鱼 2013-7-16	62952	教父 2013-7-19 11:27
[求助] VERILOG 的一个句子意思	nuptsww 2013-7-17	72654	教父 2013-7-19 11:13
[活动] fpga ip	ipdecrypter 2013-7-19	13597	教父 2013-7-19 11:11
[求助] 时钟问题 ...2	574920045 2013-7-16	175103	教父 2013-7-19 10:02
[求助] modelsim编译成功后status出现一黄色倒三角	大帅哥1989 2013-7-17	77702	大帅哥1989 2013-7-19 09:07
[求助] 有没有人使用过Soft Error Mitigation Controller这个软核，求助啊	践行者 2013-7-18	01917	践行者 2013-7-18 16:28

1 ... 516 517 518 519520521 522 523 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31145|排名: 13

快速发帖

浏览过的版块

站长推荐 /1