数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31030|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 516 517 518 519520521 522 523 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 时序分析问题，求帮忙，求指导~~~	yujiexie 2013-7-7	92989	csmxinxin 2013-7-9 16:50
[求助] 平均故障时间的计算	sofan 2013-7-8	12483	shiyinjita 2013-7-9 12:02
[求助] 内存条问题	baobao697841 2013-7-7	22033	zkr4 2013-7-8 15:53
[求助] 安装IUS9.2出错。求解决~	leo-wang 2013-7-7	02081	leo-wang 2013-7-7 21:25
[求助] 哪位大神给介绍个FPGA相关的实习工作 ...2	Masterwk 2013-7-3	175462	Masterwk 2013-7-7 21:17
[调查] 待遇调查	TomL 2013-7-6	52751	TomL 2013-7-7 20:26
[求助] DDR问题	baobao697841 2013-7-2	11705	baobao697841 2013-7-7 17:41
[招聘] 号外号外	sdfgert 2013-7-7	02546	sdfgert 2013-7-7 11:40
[求助] 谁有 Xilinx XC3S500E Spartan-3E开发板	摩根对冲 2012-8-20	52437	tiantsmart 2013-7-6 17:40
[原创] 一本很好的硬件思想书《verlog HDL综合实用教程》J.Bhasker著孙海平译	shxr 2010-7-14	52895	calculus007 2013-7-6 14:29
[求助] 如何防止写出来的verilog不能综合出来啊？ ...2 3	sunhui_asic 2010-7-30	299017	jnale 2013-7-6 11:25
有人使用过Identify进行debug吗？	feitengyu 2008-12-3	54770	michaelzhang 2013-7-6 10:39
[求助] Qsys是不是只能在处理器为NIOS的时候才能生成simulation model？	inwise 2013-7-6	01666	inwise 2013-7-6 09:34
[原创] A++ 资源N001——从CST 模型到PCB 版图	shuangmu 2013-7-5	05461	shuangmu 2013-7-5 23:45
[求助] modelsim 与sdram	tangate 2013-7-4	83021	tangate 2013-7-5 16:46
[求助] 什么是特权编码啊？	zhuyuefeng2009 2013-6-25	52888	woshizouwei 2013-7-5 16:43
[求助] 我用ISE建立了工程再仿真，但是出错鸟，有图，帮忙看看吧	zhuyuefeng2009 2013-5-17	42433	woshizouwei 2013-7-5 16:41
[原创] 感觉altera的约束特别麻烦	georgelzh 2013-7-4	12279	加油99 2013-7-5 14:18
[求助] 关于FPGA在控制方面的疑问？	txwm8905 2013-7-4	32189	txwm8905 2013-7-5 14:14
[讨论] DC综合加法器最大频率	缓慢 2013-7-3	54820	缓慢 2013-7-5 11:18
[讨论] RTL代码函数综合	109010118 2013-7-1	52675	orlye 2013-7-5 09:32
[求助] 异步数据交换	shxr 2013-7-4	32899	smallhand 2013-7-5 00:52
[求助] 静态时FPGA的功耗是不是比较小啊？	zhuyuefeng2009 2013-6-25	72912	39123811 2013-7-4 16:47
[求助] 如果SDRAM的读写与REFRESH冲突怎么办	piscesfate 2013-7-1	63406	wide_road 2013-7-4 11:21
[求助] 请教DSP48A1实现乘加的问题	djqlyy2922 2013-6-24	34083	georgelzh 2013-7-4 09:57
[求助] quartus 13.0 破解失败不显示俊龙科技为啥	jinsongpo 2013-6-13	27254	gygyg 2013-7-4 09:40
[求助] verilog 中矢量与标量的区别	qiy_77 2013-7-3	35806	wgej1987 2013-7-3 17:35
[求助] BCH译码，用彼得森译码实现的疑问	longjilb 2013-7-2	22849	duan_dzj 2013-7-3 16:44
[求助] spartan6 MCB时序仿真求助	LX2049 2013-7-3	02869	LX2049 2013-7-3 16:07
[原创] Antenna183正式开始测试！http://antenna.web-183.com/	shuangmu 2013-4-21	63091	shuangmu 2013-7-3 14:59
[求助] 在modelsim仿真中遇到null instance encountered when dereferencing	zuiqiangzhe 2013-7-2	12582	yadog 2013-7-3 14:22
[求助] xilinx的全局时钟输入	huanguestc002 2011-5-28	63844	berge 2013-7-3 10:20
扁兄，咨询一个AXI的burst问题！ ...2	mclee999 2009-8-26	129964	2ki 2013-7-2 22:39
[求助] 關於Ncverilog編譯testbench中包含internal signal語法問題	michael6172 2013-7-2	25804	michael6172 2013-7-2 22:24
[求助] ise rom ip核生成后怎么调用 ...2	ee_top_guojz 2013-6-30	1211991	ee_top_guojz 2013-7-2 20:24

1 ... 516 517 518 519520521 522 523 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31030|排名: 9

快速发帖

浏览过的版块

站长推荐 /2