请教-------双口RAM的疑惑！！！

linyuanfei

问题描述：新项目中，DSP要与FPGA进行数据交互，一开始通过寄存器方式来实现，考虑到时钟异步担心出现亚稳态问题（DSP读取时FPGA正好在更新数据），查询资料貌似双口RAM 能解决此问题，于是用了真双口RAM核，在DSP侧和FPGA侧编写了测试程序，检验发现还是会出现数据交互错误。而且错误情况是：读取到的是上一次的值。

请教各位：
1、真双口RAM能解决对于不同端口： A和B端口数据交互的冲突问题吗？（为了避免同时对同一地址单元写操作；本人已故意将地址划分：0~127单元DSP只读FPGA只写；128~255单元DSP只写FPGA只读）

2：通常大家都是怎么解决MCU和FPGA间数据交互的？希望能给点意见！！！

linyuanfei

本人初学者，等待大侠的出现！

acgoal

可以利用类似DMA的操作，给RAM增加一个标志位，FPGA每写一次，就将标志位改成1，DSP不停的读取（或者中断的方式）这个RAM，每读到一个标志位是1的就表示FPGA写过，那么将数据读出来，然后再将标志位写0.如此往复。

linyuanfei

感谢acgoal 版主！我按照您的思路再考虑一下！顺便再请教acgoal ：目前FPGA侧的数据更新我用了一个类似1ms的任务在刷新（读该读的寄存器数据，写改写的寄存器数据）；DSP内的任务是1ms的。个人感觉这种办法不是很好，不知道acgoal 怎么看待？
请教：怎么考虑FPGA刷新双口RAM数据？

catcat_2

你的ram是read first模式的吧，所以每次读写冲突的时候都读到旧值。把你的ram选成write first模式就可以了，这样每次冲突的时候就都是先写再读，就都是新值。

acgoal

对于同一块RAM的调度的话，
1. 你用地方法是基于时间的，每个设备各占用1ms的时间（如果我没有理解错的话），但是这样不够保险，因为每个设备，特别是DSP，数1ms的时间不是那么准确，不能保证和FPGA是不是有冲突。
2. 还有另外一种方法，就是可以用我之前说的握手，FPGA在某段时间内处理RAM，处理完毕之后，产生中断信号，告知DSP，那么DSP就知道FPGA处理完了，轮到DSP处理了，等DSP处理完毕之后。再写一个寄存器（或者是标志），告诉FPGA，那么FPGA又知道DSP处理完了。就一直这样循环下去。

linyuanfei

回复 5# catcat_2


    是的！是设置的read first！可是如果是write first的话，我仔细阅读过xilinx的双口RAM的资料，如果是write first的话对于另外一个port的数据是无效的！
    不知道您的意思是------？

frinos

学习一下！！！

catcat_2

回复 7# linyuanfei

       应该不是无效的吧。你看看xilinx的ug363和383。我手边上没有模型，不然做个功能仿真就知道了。

------------------------------------------------------
    During a write operation, the content of the memory at the location specified by the address on the ADDR inputs is replaced by the value on the DI pins and is immediately reflected on the output latches (in WRITE_FIRST mode); when Write Enable (WE) is High.

vongy

使用异步FIFO