FPGA实现任意频率的2倍频.....

micy1919 · 发表于 2013-8-7 09:28:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

里面自带的锁相环只能实现固定输入频率的，求指导应该怎么做,,,,网上有说用DMC，什么的，不会希望细致点

falloutmx · 发表于 2013-8-7 10:01:08

DMC？DCM?

yadog · 发表于 2013-8-7 10:26:26

lz把想干什么说的清楚一些？

比如输入频率的范围、特性？要求输出有何特性？

micy1919 · 发表于 2013-8-7 16:27:20

回复 3# yadog

就是希望能用其实现任意频率的倍频.. 或者编码信号与时钟的同步

micy1919 · 发表于 2013-8-7 16:31:29

回复 2# falloutmx

DCM（数字时钟管理器） O(∩_∩)O~ 输错了

flywindchang · 发表于 2013-8-7 20:40:19

回复 1# micy1919

这个直接写就可以了吧？自己通过两个时钟其中一个为另一个频率的二倍再分别计相同的数，最后输出的就是原频率的二倍。1m以上的可以用时钟的ip core将时钟clk_OUT和clk90_OUT进行异或运算得到。

micy1919 · 发表于 2013-8-8 09:01:37

回复 6# flywindchang

j就是时钟的IP CORE不会用额

falloutmx · 发表于 2013-8-8 09:20:08

xilinx的haunted用core_gen生成就是了

bjzhaoxh77 · 发表于 2013-8-10 15:02:35

ＰＬＬ或ＤＣＭ

flywindchang · 发表于 2013-8-10 16:40:57

如果只是ip core的话，我正在用的片子里能用的只有一个“clock forwarding/board deskew（DCM_SP）”这样一个ipcore 创建一个新文件选择这个ip core然后这个作用范围是5M到240M，选择的时候选择CLK2X那个选项就是直接一个输入频率的2倍频信号我试过几次，貌似只要和你选择的频率差不多就没问题。。目测应该选择频率主要是确定检波时间，差不多的话检波能检测到就会按照原定的程序倍频。不过这个应该不是正规方法=。=。。

[求助] FPGA实现任意频率的2倍频.....

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1