在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1996|回复: 2

[原创] assertion problrem

[复制链接]
发表于 2013-7-10 16:25:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
I have a problem with ahdl9.1 assertion. Each time i have a small SV assertion in my simulation we got an error like this:
# ELBREAD: Error: You do not have a valid license to simulate SystemVerilog assertion module 'test1.propseq_assertion'.
# Contact Aldec for ordering information - sales@aldec.com.
# ELBREAD: Error: Elaboration process completed with errors.
# Design: Error: Elaboration failed



Is there any license for assertion based simulation in HDL? Or i am looking for some thing invalid!!!
发表于 2013-7-11 15:00:01 | 显示全部楼层
EDA工具都是要装license的。
这种小厂工具一般不太好找破解license,申请试用license吧。
发表于 2013-8-13 01:30:50 | 显示全部楼层
what is this assertion error bhidu??
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 09:45 , Processed in 0.021296 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表