数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31355|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 532 533 534 535536537 538 539 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx fir ip core抽取及内插问题	110500623 2013-5-28	28969	110500623 2013-5-30 17:05
[求助] modelsim的波形如何保存 ...2	renninger1 2010-7-21	169427	richyhuang 2013-5-30 15:39
[求助] 求数字乘法器的实现方法	syz521shu 2013-5-27	73331	jake7372 2013-5-30 14:06
[求助] 关于以太网流量控制	绿茶盖儿 2013-5-29	22960	绿茶盖儿 2013-5-30 11:22
[求助] 问一个很弱的fpga的问题吧	284294022 2013-3-4	82548	guofu2010 2013-5-30 10:24
[求助] 求高手帮我看看这个结构在fpga里边有什么好的办法实现 ...2	yong19891101 2013-5-26	166213	ivor_kandy 2013-5-29 21:50
[求助] modelsim 整型范围问题	gostman 2013-5-29	02208	gostman 2013-5-29 18:47
[求助] xilinx tri_EMAC核的一些细节问题	面包板不能吃 2013-1-28	27394	dkjhl623 2013-5-29 17:18
[讨论] 异步FIFO问题 ...2	89274616 2013-5-14	105441	39123811 2013-5-29 17:15
[原创] modelsim问题	sio2 2013-5-19	72723	HADIST 2013-5-29 16:54
请教个verilog 实现CRC 的问题	sasinop 2007-5-20	23752	saberhp 2013-5-29 11:13
[解决] ISE中调用modelsim出现的问题	wjw576657631 2011-9-29	85214	金大吉 2013-5-28 14:04
我觉得微信比微博好用的几点理由	fanyan861110 2013-5-28	12413	richyhuang 2013-5-28 12:51
[求助] 学习Systemverilog从何入手？	youngstone 2013-2-8	42929	UNice 2013-5-28 09:29
cadence库文件怎么安装啊	shy25shy 2009-3-31	56799	horace89 2013-5-28 09:09
[求助] 使用MIG设计SDRAM出现的问题	loboyang 2013-5-3	14021	du520xi 2013-5-27 21:26
[求助] 200MSPS的ADC采样	piscesfate 2013-5-27	32746	gygyg 2013-5-27 20:39
[求助] DC能综合ISE的库么？ ...2	kekeguda 2012-11-14	116209	sunnyshs 2013-5-27 16:52
[求助] 哪位大神以前做过avs的帧内预测？	shuangyuzuomeme 2013-5-27	02022	shuangyuzuomeme 2013-5-27 14:10
[求助] encounter中获得所有MACRO和RAM的名字	firsec 2013-5-27	12291	singhello 2013-5-27 12:53
[求助] systemverilog改写成verilog	jackbh851 2011-5-7	510871	tjuyfb 2013-5-26 18:35
[求助] 用DC综合后网表的功耗估计和布局布线后的功耗估计有多大差别？	惊尘子 2013-5-26	03218	惊尘子 2013-5-26 17:53
[求助] systemverilog里面怎么吧字符串和变量连起来？	zzczx 2012-2-24	12720	tjuyfb 2013-5-26 17:33
[原创] SystemVerilog学习求助	KevinIC 2012-3-29	33324	tjuyfb 2013-5-26 17:30
[求助] 对于学习Verilog大家有什么资料推荐一下啊	691564736 2013-5-25	42002	691564736 2013-5-26 17:04
[求助] vcs仿真systemverilog	huanguestc002 2013-2-24	32252	tjuyfb 2013-5-26 16:59
[求助] 延时500ms的方法	lingyikong 2013-5-19	98003	wuyuehang 2013-5-26 09:03
[求助] 有没有办法解决 cst2011 必须断网的问题，这个很不方便！	shuangmu 2013-2-25	11683	aslanluci 2013-5-26 04:09
[讨论] 关于DVE的波形问题	htj844575037 2013-5-25	02997	htj844575037 2013-5-25 17:39
[求助] max3000用quartus的那个版本	mddwjj 2013-5-25	11830	buley 2013-5-25 15:37
[求助] 关于串转并并在转串的问题	bbskate 2013-5-24	22601	cmzhang2001 2013-5-25 15:36
[求助] 请教如何分析时序报告	绿茶盖儿 2013-5-25	12128	buley 2013-5-25 15:00
[求助] 谁有Xilinx ISE Design Suite 10.x FPGA开发指南-DSP篇的CDROM的资料	691564736 2013-5-25	02625	691564736 2013-5-25 11:05
[资料] Zynq-7000_EPP_Product_Brief_-_Xilinx	691564736 2013-5-25	02379	691564736 2013-5-25 10:44
[求助] VCS 仿真自己停了，按【ctrl+c】后，出现Warning和Error信息，请高手分析原因！ - [悬赏 100 信元资产]	wl1314 2013-5-7	34093	like_lk 2013-5-25 10:37

1 ... 532 533 534 535536537 538 539 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31355|排名: 5

快速发帖

浏览过的版块

站长推荐 /2