设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教如何分析时序报告

返回列表发新帖

查看: 2048|回复: 1

[求助] 请教如何分析时序报告

发表于 2013-5-25 12:18:39 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

NUXV$HK1~__LHEWM4UZI1}2.jpg

1.这里面Requirement是什么意思？
2.slack为负，说明时序不满足，这个地方是setup不满足，那么该怎么做约束呢，是不是约束OFFSET IN

相关帖子

回复

使用道具举报

发表于 2013-5-25 15:00:58 | 显示全部楼层

1. required clock period
2. 你这两个触发器分别使用的是两个时钟，是会有问题的。gtx_clk,ref_clk？？

查一下看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-23 17:05 , Processed in 0.017370 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表