EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31143|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 539 540 541 542543544 545 546 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilog实现乘法器的代码，其中有一段不理解，大家帮忙看下，谢谢啦~~	huanyangyu 2013-3-16	34335	huanyangyu 2013-3-16 20:57
[求助] 寫了一個if的判斷式出現bug(已解決)	jack6769 2013-3-16	32594	huanyangyu 2013-3-16 20:54
[求助] verdi提示内存不足，如何解决？ - [悬赏 100 信元资产] ...2	禅师1988 2012-2-24	1610509	orlye 2013-3-16 14:05
[求助] ISE13.4综合后的RTL视图有问题呀，看起来很难理解呀。	418478935 2013-3-14	14690	418478935 2013-3-15 23:19
[求助] hdl coding	574920045 2013-3-14	52100	iyama 2013-3-15 17:19
[求助] 请问宏定义文件怎么读入DC	lixunwangsan 2010-9-9	44735	cei527 2013-3-15 17:12
[求助] fpga PLL	tangate 2013-3-7	74164	tangate 2013-3-15 12:59
[求助] 请教个问题，做完数字滤波器后，怎么验证这个滤波器的性能	jiang330226 2013-3-15	12302	eaglelsb 2013-3-15 12:22
[求助] 版上verdi2011的XX对nAnalyzer无效	tedazsx 2012-6-11	73384	asp200 2013-3-15 12:17
[求助] modelsim、synplify安装的问题	freeworld 2013-3-4	62925	chanly 2013-3-15 10:23
[求助] 关于Quartus的版本问题	youngstone 2013-3-14	01970	youngstone 2013-3-14 20:41
[求助] wanted a ebook called " compact modeling"	chandra_p 2013-3-14	03404	chandra_p 2013-3-14 19:55
[原创] 最近到杭州，有没有杭州做IC的网友出来聚聚。	qiang0204 2013-3-13	32593	574920045 2013-3-14 14:42
[活动] 【Zynq征文】活动已结束，目前正在评审，过几天会出结果精华1	jackzhang 2013-3-1	23835	gaochy1126 2013-3-14 12:09
[求助] 请问如何让synplify在多核环境下运行	alwayssq 2013-2-23	12419	markman 2013-3-13 23:53
[讨论] 请问，前端应该向后端提供哪些资料	beforeabc 2013-3-4	53093	whz7783478 2013-3-13 23:18
[讨论] 怎么确认单个模块是否满足时序约束	cuizehan 2013-3-5	22421	whz7783478 2013-3-13 23:06
[求助] 请教高手使用ACTEL的libero调用MVN出现的问题	huhudebin 2013-3-13	01619	huhudebin 2013-3-13 16:48
[求助] 请教DC中的一个文件格式	ysxiliu 2013-3-13	45348	ysxiliu 2013-3-13 16:18
[原创] 谁做过ALTERA的LVDS低压差分信号转标准单端信号	qmb3634098 2013-3-12	14532	qmb3634098 2013-3-13 16:12
[求助] formality乘法器验证 aborted	tide 2013-3-13	12798	tigerjade 2013-3-13 13:02
[求助] system generator中哪个模块能实现原码到补码之间的转换	jfjfjfking 2013-3-13	01953	jfjfjfking 2013-3-13 12:37
[求助] verilog中的参数文件	zerorenee 2013-2-28	83064	iidestiny 2013-3-13 10:15
[求助] 关于MT9P031增益设置	danpianji88 2013-3-13	02946	danpianji88 2013-3-13 09:23
[讨论] DDR2如何支持多设备的访问？	longxigen 2013-3-12	12076	nj_yanglu 2013-3-13 08:49
quartus8.0 破解文件 ...2	leon607 2008-11-16	107570	zxlmaitian 2013-3-12 23:06
[讨论] 有没有可以将仿真的testbench转化成test vector灌入到目标FPGA开发板的软件或方法	netyouke314 2013-3-12	32155	netyouke314 2013-3-12 20:51
[求助] 最近在装VCS，求大神解答	kingbirdmax 2013-3-12	32547	wlmwxm 2013-3-12 19:46
[活动] 【zynq征文】基于zynq的交叉编译平台精华1	huxiaokai2005 2013-1-22	17155	sczh01 2013-3-12 18:40
[活动] ［Zynq征文]ucosiii在ZYNQ器件上移植与使用(续) 精华1	wdzfd 2013-2-6	37814	sczh01 2013-3-12 18:31
[求助] 各位前辈，有人知道10gbase-t的生成矩阵哪里下载么？	wudidaizi 2013-3-12	01698	wudidaizi 2013-3-12 16:50
[原创] VHDL	杨学硕 2013-3-11	22915	杨学硕 2013-3-12 08:19
一个Quartus8.0的破解	zhr_jun 2009-9-18	52797	雨幕 2013-3-11 23:45
[求助] 欲下catapult 2011,奈何权限不够...	sugarcase 2013-3-11	02079	sugarcase 2013-3-11 23:33
[解决] verilog 仿真时间求余数问题	教父 2013-3-8	25482	教父 2013-3-11 20:43

1 ... 539 540 541 542543544 545 546 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31143|排名: 11

快速发帖

浏览过的版块

站长推荐 /3