在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6413|回复: 10

[讨论] 大家有没有遇到过FPGA跑不稳定的问题?

[复制链接]
发表于 2013-4-12 14:38:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近遇到这样的问题,本来FPGA跑的很稳定,但是添加了很小的功能后,修改很小,FPGA就跑不稳定了。
具体表现在:我的FPGA实现了CAN通信的功能,修改后CAN通信就不正常了,但是我之前的修改并不涉及CAN通信部分。
发表于 2013-4-12 18:09:05 | 显示全部楼层
之前的代码和现在的代码有没有仿真过,确实没有问题吗?最好可以进行功能仿真和时序仿真看看。
发表于 2013-4-12 23:10:39 | 显示全部楼层
看看时序约束,有没有不满足时序的设计?
 楼主| 发表于 2013-4-15 13:30:25 | 显示全部楼层
时序约束是满足的  编译也是满足时序约束的 但是CAN通讯只跑1M 所以未对CAN的IO做约束
发表于 2013-4-15 14:27:20 | 显示全部楼层
不表示慢,就不需要约束
 楼主| 发表于 2013-4-15 16:51:29 | 显示全部楼层
回复 6# demonsolar 我的理解是 慢 不约束也应该可以满足时序 故没有约束
 楼主| 发表于 2013-4-15 17:32:07 | 显示全部楼层
好吧 我决定做一个全面、合理的约束!
发表于 2013-4-16 01:49:53 | 显示全部楼层
同意2楼的说法,需要做全面的仿真,这样的问题更像是电路里存在一个比较隐蔽的bug,每次FPGA的输入数据不同可能会导致在不同的位置表现出来,如果能固定FPGA的输入数据复现BUG,再回到仿真环境去复现就比较好找了,当然也可以抓下FPGA内部的信号来定位
发表于 2013-4-16 17:08:55 | 显示全部楼层
低时钟的话很少遇到这种情况的,一般前仿真过了,基本没问题。我觉得还是看你后来添加的功能逻辑,是否存在bug,我遇到这种情况。
发表于 2013-4-16 18:06:05 | 显示全部楼层
FPGA调试不稳定很正常吧,有的时候调试还是需要运气的,例如有的人找到问题了ddr3一周就调试通过了啊,有的人两个月都没有通过
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:46 , Processed in 0.028331 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表