在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2389|回复: 1

[求助] FPGA与DSP数据读取控制逻辑求助

[复制链接]
发表于 2013-4-17 09:08:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人在FPGA内部做了一个DSP可以通过地址寻址得寄存器,其可读不可写,但是寄存器数据变化是通过FPGA采集的信号数值进行更新,存在这样一种情况,有三个地址,我想通过DSP连续读出,可是在读的过程如果FPGA采集的信号发生变化,就会导致寄存器的值变化,这样会让我在读取第一个地址的值与后面两个地址的值不是通过一个条件下的对应值,我不知道说明白了,就是说我在读第一个地址的时候,三个寄存器的值是这个时刻的值,不能发生变化,而更新寄存器数据也要更新,这样通过什么方式实现呢?我有点想不明白!希望好心人或者版主给予思路,谢谢!
发表于 2013-4-18 11:37:15 | 显示全部楼层
dsp 读之前, 发一个trigger 信号到fpga,  fpga收到trigger 然后更新三个值到寄存器  dsp接着读回来
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:10 , Processed in 0.020446 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表