共享以太网控制器（MAC）相关内容

thunderhun · 发表于 2007-4-3 10:13:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 dlb05061131 于 2011-7-27 15:41 编辑

研究内容
整个设计过程的主要内容是使用可编程逻辑器件FPGA，设计实现一个以太网控制器（MAC）。编写Verilog HDL程序实现该以太网控制器，并下载程序，在可编程逻辑器件实验板上进行测试，本课题是采用的Altera公司的Cyclone系列的12万门FPGA为核心的SOPC试验板，芯片为EP1C6Q240C8。
以太网控制器可实现的主要功能及设计内容归纳起来如下：
1：符合IEEE802.3x规定的双全工贞控制
2：半全工传输模式下的擦CSMA/CD协议
3：32位CRC校验序列的自动产生和检查
4：报头的产生和去除
5：发送和接收数据包的完全状态控制
6：满足IEEE802.3x规定的MII。
以太网控制器外部连接一块PHY芯片就可以进行数据链路层的通信，即帧通信。在此基础上可以方便、快捷地开发出更高层次地协议，实现FTP、HTTP等协议。

以太网控制器的程序框架主要包括以下几个部分。
1：主机接口（Host Interface）：主机接口用来连接主机部分，将接收到的数据帧保存到储存器中，同时从储存器中载入需要通过以太网接口传输的数据。主机上可以实现更高层次的以太网协议。
2：媒体无关接口模块（Media Independent Interface）：提供一个与媒体无关的接口，包括去除报头、CRC校验。
3：数据发送模块（Transmit Module）：完成所有与发送数据相关的操作，包括产生报头、添加CRC校验序列等。
4：控制模块（Control Module）：完成以太网控制器所以功能需要执行的操作。
5：数据接受模块（Receive Module）：完成所有与接收数据相关的操作，包括去除报头，CRC校验。
6：状态显示模块（Status Module）：记录以太网控制芯片进行数据传输时各个状态的变化。
7：寄存器模块（Register Module）：为以太网控制芯片提供需要的所有寄存器。
整个过程选用Altera公司的QuartusⅡ集成开发软件，可以完成设计输入编辑器、HDL综合器、FPGA/CPLD适配器、门级仿真器和编程下载器等一整套工具。语言选择的是Verilog HDL设计文本，采用的Altera公司的Cyclone系列的12万门FPGA为核心的SOPC试验板。

这是偶的毕设的开题报告的一部份，其中引用了“ 刘韬等.FPGA数字电子系统设计与开发实例导.人民邮电出版社.2005.6”的一部份内容。有参考的原代码，不过好像有点问题，我初学者，所以以后肯定会有很多问题问大家，希望以后支持。