数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 547 548 549 550551552 553 554 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


大家来讨论一下异步fifo格雷码采集的问题	chenzhao.ee 2008-7-17	78632	sTone007 2013-1-29 21:45
[求助] casex	XIDIANCAD2 2013-1-28	52797	Timme 2013-1-29 19:51
[求助] verilog 存储器赋初值和输出	flyingsheep 2013-1-27	310746	czqczqczq28 2013-1-28 16:44
[求助] MAX11043这款AD的芯片谁用过？给点中文资料行吗？谢了！	zhpg009 2013-1-27	01414	zhpg009 2013-1-27 21:12
[求助] [求助] 用xilinx core generator 生成rom综合实现后，rom中没有配置好的数据	dddk 2013-1-27	12441	zhaichunhua168 2013-1-27 21:10
[讨论] 对于SPI接口的AD，有必要用Verilog描述一个标准的SPI接口吗？	zhpg009 2013-1-27	02438	zhpg009 2013-1-27 20:39
[原创] pt 标记模型和快速时序模型	aaronzht 2013-1-25	12429	zho_1984718 2013-1-26 09:08
[求助] 关于赛灵思物理约束的问题，attribute rloc of FDCPE_inst: label is "X0Y1	huhudebin 2013-1-24	33736	xiaowang_dmu 2013-1-25 19:25
[求助] 装了nc，直接敲ncverilog可以执行，但是在makefile里无法执行	cgssuccess 2013-1-20	15599	caicaixuehua 2013-1-25 18:29
[求助] 求助：signaltap II抓取波形问题	ksqnhm 2013-1-25	14392	eaglelsb 2013-1-25 15:29
[求助] 光纤传输音频	lilinxi4213 2013-1-24	32395	lilinxi4213 2013-1-25 11:21
[原创] 想询问下这段组合逻辑综合后，为什么GPMEMRD_o和GPMEMWR_o被提前上拉了呢	wmh_king 2013-1-9	62867	yishuihan111 2013-1-24 21:24
[求助] 时序报告的不明白之处	sxtz531 2013-1-22	43660	yishuihan111 2013-1-24 21:07
[求助] 关于module compiler	sunrisewu 2013-1-24	13557	sunrisewu 2013-1-24 16:18
[求助] 求助! 请问ISE如何保留module 端口信号名?	ctfans000 2011-11-29	43389	asin28 2013-1-24 16:11
[求助] 【求助】QuartusII中找不到EPCS4的驱动	eqgyzgs 2013-1-23	29667	eqgyzgs 2013-1-24 16:06
[求助] 综合的时候需要用到的RAM的，如何产生呢	moodangel 2012-11-6	62756	zheng070608138 2013-1-24 15:22
[求助] [求救]sentaurus tcad segmentation fault的问题	1_968 2012-12-5	25193	whynoreason 2013-1-24 12:47
[求助] 关于chipscope analyzer的问题	LIQLM 2012-8-15	47592	薇儿安蓝 2013-1-24 11:44
[求助] 有兄弟能下載這書分享給大家嗎?	peaking 2013-1-24	02712	peaking 2013-1-24 11:05
[求助] 问个一个基础的问题温度对mobility, threshold voltage, 以及电路速度的影响	felt26 2013-1-23	11793	felt26 2013-1-24 01:21
[求助] FPGA与PC机之间的通信 ...2	asin28 2012-11-26	125809	xianrenwang 2013-1-23 23:09
[求助] QuartusII中的library中模块是时钟的哪个沿有效？	chendong810208 2013-1-23	02160	chendong810208 2013-1-23 16:12
[求助] 如何用verilog实现dsp的归一化命令——norm	housong 2013-1-22	15113	asic_service 2013-1-23 15:08
[求助] 请问verilog 读外部文件外部文件应该保存在什么地方？	zhaow0422 2012-6-4	73320	vividbearylz 2013-1-23 14:54
[求助] 使用ELC，log显示找不到文件libeh_sh.so（spectre）	zhq415758192 2011-7-23	22552	sdwr1234 2013-1-23 14:43
[求助] 現到有一塊 Create-SOPC3000 FPGA 開發板	peaking 2013-1-23	02393	peaking 2013-1-23 12:24
[求助] modelsim 添加波形的问题	nbuzs 2013-1-23	01982	nbuzs 2013-1-23 10:57
[求助] slave serial模式配置FPGA的问题	lantern5566 2013-1-23	02143	lantern5566 2013-1-23 09:30
[求助] ise能不能place&route之后再分配管脚？	284294022 2013-1-22	12191	zhaichunhua168 2013-1-22 23:12
[求助] 反向设计流程	jianaitianxia 2012-6-28	109216	kobe0704 2013-1-22 21:09
[原创] verilog task problem	badegg3 2013-1-22	12335	magicwind 2013-1-22 20:56
求助与讨论：LAN91c111网卡芯片的调试 [对网卡or调试、有经验or感兴趣的朋友请进来！]	LaoYB033 2009-8-21	14864	kobe0704 2013-1-22 20:49
[求助] 求购一块FPGA的最小系统核心板	gaozou0915 2013-1-22	01530	gaozou0915 2013-1-22 16:09
[求助] vhdl case	574920045 2013-1-22	01792	574920045 2013-1-22 15:27

1 ... 547 548 549 550551552 553 554 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2