数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 550 551 552 553554555 556 557 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] verilog 动态赋值一问？ ...2	PYGH 2012-7-19	186168	milktea 2013-1-12 17:20
[求助] primetime和dc中STA分析差异 ...2	hxfwdzx 2011-9-10	1411139	husthuige 2013-1-12 11:51
我自己的讨论技术的博客	sja_hello 2009-3-31	22473	duoyun 2013-1-12 10:44
[讨论] 如何开通网站上的博客呢，我蓝领级别的	wangminhua2 2012-3-31	22236	duoyun 2013-1-12 10:39
[求助] Virtex-5 XC5VLX110T应使用哪种ISE版本	kebon22 2012-5-8	52554	tomtom200 2013-1-11 23:22
[讨论] 请问 and（2‘01，2’b10）=？	shxr 2013-1-11	12429	yp19890718 2013-1-11 17:24
[求助] 双FPGA 上电复位启动的同步问题	yangchao1t 2013-1-10	54877	yangchao1t 2013-1-11 17:22
[求助] 关于华为成都研究所的研究方向	小鸟探戈 2012-7-6	84549	最后的和弦 2013-1-11 09:36
[求助] 请问在verilog中这两种写法的区别？ ...2	bomb_2009 2012-4-4	125132	最后的和弦 2013-1-11 09:28
[原创] ISE13.4开始支持SystemVerilog了么？ ...2	goalyoung 2012-5-5	116192	最后的和弦 2013-1-11 09:24
[求助] FPGA学习之路	gxiaob 2012-6-13	45564	最后的和弦 2013-1-11 09:22
[求助] xilinx芯片的时序约束问题	floydz 2012-4-25	43551	最后的和弦 2013-1-11 09:05
[讨论] 讨论一下专做FPGA的问题！ ...2 3	asyou 2012-1-10	217252	最后的和弦 2013-1-11 09:04
[讨论] 哪里能下到doulos的另外几本golden reference guide ？	tedazsx 2012-3-10	35040	liuyongchong 2013-1-10 23:12
[求助] 求助：verilog仿真，编译没错，仿真error loading design	小小舟 2013-1-8	45991	小小舟 2013-1-10 21:59
[求助] 如何在硬件代码（RTL）的层面去评估系统的负载	fiysben 2013-1-8	52886	shiyinjita 2013-1-10 21:54
[求助] 怎么手动配置slice？xilinx的	284294022 2013-1-9	12447	shiyinjita 2013-1-10 21:52
[求助] chipscope中为什么好多信号都没有呢，高手请进！	wxxhn 2011-2-15	46195	shiyinjita 2013-1-10 21:48
[求助] 门控时钟中的latch能不能替换成flip-flop	angangang3484 2013-1-10	32700	zhaichunhua168 2013-1-10 21:35
[求助] 请问两路串行数据的去毛刺一般怎么处理 ...2	arccosx 2013-1-5	129545	arccosx 2013-1-10 21:16
[原创] FPGA前端设计和后端设计各做什么工作？	liujian_2009 2012-8-4	95327	tiangua 2013-1-10 20:58
[原创] xilinx “out”偏移约束	xayaya 2013-1-9	33668	xayaya 2013-1-10 16:59
弱弱地问哈！HSPICE的网表是用什么编辑的啊？ ...2	Peter1008 2006-11-19	158524	winewoif 2013-1-9 23:25
[求助] 我在安装synopsys 软件的时候遇见的问题，请教一下，求解。。。	xiehk 2013-1-9	22778	xiehk 2013-1-9 21:43
[原创] xilinx “out”偏移约束	xayaya 2013-1-9	02791	xayaya 2013-1-9 18:01
[求助] 有没有工具转换 xilinx coe 为mif格式，每次用core generate 麻烦	yangchao1t 2013-1-8	18334	mymemory 2013-1-9 17:50
[求助] ise 14.2 core generate 产生rom总说rom模块重定义,请问怎么回事?	yangchao1t 2013-1-8	13324	mymemory 2013-1-9 17:47
[原创] 请教上拉电阻模块的用法？	atlandis 2013-1-8	11935	mymemory 2013-1-9 17:44
[求助] 怎么才能快速定位代码里面的if对应的else?	toby4111981 2013-1-9	15768	mymemory 2013-1-9 15:40
[求助] 关于ISE里面的MCB	kaiseradler 2012-11-21	52791	林煦韶 2013-1-9 14:11
[转贴] 电子工程师毕业3年，工资从5k到20k的经历 ...2 3 4 5 6	xuanjian 2011-2-24	5622756	林煦韶 2013-1-9 14:07
[求助] 关于跨市钟域	zz_3070 2013-1-8	42887	zz_3070 2013-1-9 09:58
[求助] system verilog的疑问	gg9132qq 2011-2-21	73384	最后的和弦 2013-1-9 09:00
[求助] viewdraw使用求助，谢谢	qingshang210 2013-1-8	06046	qingshang210 2013-1-8 23:28
[原创] ISE综合后RTL图错误	lantern5566 2012-9-20	97983	1559638992 2013-1-8 22:42

1 ... 550 551 552 553554555 556 557 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /2