primetime和dc中STA分析差异

hxfwdzx · 发表于 2011-9-10 09:41:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做些东西，发现primetime和dc进行STA分析后所得的结果不一样。看如下图。

dc中STA分析结果

PT中STA分析结果

设计图

从图中可以看出，结果不同主要是由于dc计算data required time考虑了clock network delay (ideal)，而pt计算data required time时没有考虑clock network delay (ideal)。问下各位大牛，真正的情况应该是怎么样的？我更感觉dc计算的结果是正确的。如果要将pt中结果改成和dc一致，是否要加什么代码？
注：约束都是一样的。critical path是从sel到Cout[3]之间的路径。

hover99 · 发表于 2011-9-10 10:01:25

综合的时候，clock是ideal network，所以delay应该是0。
pt一般在pr之后，这时候的clock是真实的clock。
DC的时序分析只是对setup time而言的，而且只能作为参考。

hxfwdzx · 发表于 2011-9-10 10:17:56

回复 2# hover99

但是在dc中STA分析时，那个delay不是0，在pt分析时是0。而且在计算data arrival time时无论pt还是dc都是考虑到了clock network delay的。
对于检查setup time这点我知道。但是还是对这个问题不大清楚,麻烦能不能说清楚点？
而且好像pt在pr之前也是需要做的，只是作为一个参考，主要是由于rc延迟的不精确，而在pr之后就比较精确了，是不是这样？

hover99 · 发表于 2011-9-10 10:37:50

DC是不会考虑clock延迟的，所以DC综合之后，clock的延迟为0才对。

hxfwdzx · 发表于 2011-9-10 11:11:58

回复 4# hover99

意识就是时序约束中加的uncertainty和delay在STA分析的时候是没有用的？

jb7955 · 发表于 2012-2-15 10:30:17

could you say it more clearly??

masaka_xlw · 发表于 2012-2-24 16:27:09

（1） syn的时候加clk约束为 ideal clk了吗？
（2）我怎么觉得你现在用PT跑的design并没有加入CTS？

frinos · 发表于 2012-3-9 10:44:43

学习一下！！！

zzczx · 发表于 2012-3-9 11:13:32

为什么cout 会有用clk来算setup？不是都是组合逻辑么

mashijia985 · 发表于 2012-3-9 11:13:59

帮顶帮顶

[求助] primetime和dc中STA分析差异

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2