timequest 设置时钟关系

whyyxn · 发表于 2013-1-18 17:34:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在timequest分析的时候，比如说有两个时钟，CLKA和CLKB，都为10M，输入到FPGA内部；
并且CLKB比CLKA滞后90度（其实也可以认为是提前了270度的吧？？？？），那么该怎么
写约束告诉timequest呢，我写了两句create_clock:
create_clock -name {CLKA} -period 10.000 -waveform { 0.000 5.000 } [get_ports {CLKA}]
create_clock -name {CLKB} -period 10.000 -waveform { 0.000 5.000 } [get_ports {CLKB}]

Timme · 发表于 2013-1-18 19:07:31

create_clock -name {CLKB} -period 10.000 -waveform { 2.500 7.500 } [get_ports {CLKB}]

whyyxn · 发表于 2013-1-22 10:03:00

回复 2# Timme

多谢多谢，以前在哪里看到过，忘记了

[求助] timequest 设置时钟关系

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1